[发明专利]包括打包源字段和目的地字段的微操作

说明书

技术领域

按照示范性实施例的方法和装置涉及在寄存器重新命名阶段之前在微处理器中运行的微操作（micro-ops）中对源寄存器字段和目的地寄存器字段打包。

背景技术

现代微处理器通常在其中提供的解码器处将例如宏指令的高级指令分解或者翻译为低级、硬件可运行微操作以提高数据处理的效率。解码的微操作的数量和格式取决于高级指令集架构和内部微处理器架构。

微操作典型具有两个或者三个源操作数（operand）和一个或者两个目的地操作数。源操作数用来指定包含源数据的寄存器。目的地操作数用来指定在微操作的操作执行之后该微操作的操作的结果写到的寄存器。

用于特定微操作的源寄存器和目的地寄存器的数目取决于正在运行的指令的类型。例如，ADD指令具有两个源操作数和一个目的地操作数。乘积累加（multiply accumulate）指令具有三个源操作数和一个或多个目的地操作数。分支指令仅仅具有一个源操作数用以指定非直接分支地址，而不具有目的地操作数。在解码出微操作之后，微操作被发送到重新命名器，其中微操作的寄存器要在微操作被排定和运行之前被重新命名。寄存器重新命名是一种用于消除数据故障的常见技术，数据故障诸如微操作的无序运行中的读后写和写后写故障。重新命名过程包括检查用于每个寄存器的重新命名表格，重新分配不同或者附加的物理寄存器以替换微操作的目的地寄存器，记录关于微操作之间的相关性的数据。重新命名的微操作被发送到调度器和运行单元。然后，被运行的微操作发送到目的地寄存器和/或存储器或者高速缓存以存储。

寄存器重新命名是针对高速微处理器设计中定时和性能的瓶颈（bottleneck）。当源寄存器和目的地寄存器的数目增加时该限制变得更加显著。为了优化整体性能，将每一周期待重新命名的微操作的数目最大化而不增加重新命名器的重新命名端口的数目是有利的。

发明内容

为了解决现有技术中重新命名处理的问题，本发明构思的一个或多个示范性实施例提供了增加每一周期将被重新命名的微操作的数目而不增加重新命名器的重新命名端口的数目的方法和装置。

一个或多个示范性实施例还提供在重新命名寄存器之前将源寄存器和目的地寄存器打包成为打包寄存器结构以便增强寄存器重新命名操作的效率的方法和装置。

根据示范性实施例的方面，提供一种指令处理方法，包括：接收从一个或多个指令解码的多个微操作（micro-op）；基于通过其读或写打包寄存器以用于寄存器重新命名的重新命名器的重新命名端口的预设数目，将包括在所述微操作中的多个寄存器打包成为包括多个打包寄存器的打包寄存器结构；以及发送所述打包寄存器以用于寄存器重新命名。这里，被打包成为打包寄存器结构中的每一个寄存器可以包括有效源数据或者有效目的地数据。

所述方法还可以包括重新命名所述打包寄存器，其中所述重新命名端口的预设数目被设置为小于允许微操作在一个周期中作为操作数所具有的全部寄存器的数目。

可以基于关于预定寄存器的有效信息和使用年限信息，从所述预定寄存器当中选择将被打包成为打包寄存器结构的寄存器中的每一个，所述预定寄存器从全部寄存器当中选择。

所述打包寄存器结构还可以包括关于被打包成为打包寄存器结构的寄存器中的每一个的属性信息，其中，所述属性信息包括：关于寄存器中的每一个是否具有有效源信息或者目的地信息的信息；寄存器中的每一个的标识符；以及包括寄存器中的每一个的微操作当中的微操作的标识符。

所述微操作的标识符可以包括关于已经对微操作解码的解码器的信息。

所述属性信息还可以包括关于寄存器中的每一个的使用年限信息。

所述方法还可以包括：确定打包寄存器的数目是否超出所述重新命名器端口的预设数目，其中，如果确定所述打包寄存器的数目未超出所述预设数目，则在当前周期发送所述打包寄存器用于寄存器重新命名，和其中，如果确定所述打包寄存器的数目超出所述预设数目，则在下一周期发送包括在多个微操作当中的一个或多个微操作中的一个或多个寄存器以用于寄存器重新命名。

所述预设数目可以小于允许微操作作为操作数所具有的全部寄存器的数目。

将由打包器打包的源寄存器和目的地寄存器中的每一个可以是有效寄存器。

可以基于多个微操作的使用年限，从所述多个微操作当中选择所述一个或多个微操作。