[发明专利]存储器控制器和包括存储器控制器的存储器系统

说明书

相关申请的交叉引用

本申请要求于2013年3月7日向韩国特许厅提交的韩国专利申请第10-2013-0024628号的优先权权益，通过引用将其全部内容结合于此。

技术领域

这里描述的发明构思涉及控制和/或包括存储多位数据的非易失性存储器设备的存储器控制器和存储器系统。

背景技术

半导体存储器通常被认为是诸如范围从卫星到消费性电子产品的基于计算机和微处理器的应用之类的数字逻辑系统设计的最至关重要的微电子组件。因此，为了更高的密度和更快的速度、通过缩放实现的包括工艺增强和技术发展在内的半导体存储器的制造的进步帮助其它数字逻辑家族建立了性能标准。

半导体存储器设备可被表征为易失性随机存取存储器（random access memory，RAM），或者非易失性存储器设备。在RAM中，逻辑信息或者是比如像静态随机存取存储器（static random access memory，SRAM）中那样通过设置双稳态触发器的逻辑状态来存储的，或者是像动态随机存取存储器（dynamic random access memory，DRAM）中那样通过对电容器的充电来存储的。在任一情况下，数据被存储，并且只要施加了电力，数据就可被读出，并且当电力被关断时数据丢失；因此，它们被称为易失性存储器。

非易失性存储器——比如掩模只读存储器（Mask Read-Only Memory，MROM）、可编程只读存储器（Programmable Read-Only Memory，PROM）、可擦除可编程只读存储器（Erasable Programmable Read-Only Memory，EPROM）和电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）——即使在电力被关断时也能够保持所存储的数据。取决于使用的制造技术，非易失性存储器数据存储模式可以是永久的或可重编程的。非易失性存储器在计算机、航空电子、电信和消费性电子产品工业中的各种各样的应用中用于程序和微代码存储。单片易失性以及非易失性存储器存储模式的结合在诸如非易失性SRAM（non-volatile SRAM，nvSRAM）之类的设备中也是可得的，以用于要求快速、可编程的非易失性存储器的系统中。此外，许多特殊的存储器体系结构已有了发展，这些存储器体系结构包含某种额外的逻辑电路来针对专用任务优化其性能。

然而，在非易失性存储器中，MROM、PROM和EPROM是不能由系统本身来自由擦除和写入的，从而一般用户要更新存储的内容是不容易的。另一方面，EEPROM能够被电擦除和写入。EEPROM（即，闪速EEPROM）的应用已经扩展到了辅助存储器和需要连续更新的系统编程。

发明内容

发明构思的实施例的一个方面被示出为提供一种控制非易失性存储器的存储器设备的操作方法。该操作方法包括：响应于外部写入请求，管理指示出非易失性存储器的多条字线中的每一条的高端（upper）页编程状态的编程深度位图；以及响应于外部读取请求，基于所述编程深度位图的与要访问的字线相对应的信息来向所述非易失性存储器输出多个不同的读取命令之一。

所述多个不同的读取命令可包括指引对只具有低端（lower）页编程状态的字线的读取操作的第一读取命令和指引对具有高端页编程状态的字线的读取操作的第二读取命令。

与根据所述第一读取命令执行的非易失性存储器的低端页读取操作相对应的读取时间可跟与根据所述第二读取命令执行的非易失性存储器的低端页读取操作相对应的读取时间相同。

根据所述第一读取命令和第二读取命令中的每一个执行的非易失性存储器的读取操作可不包括判定要访问的字线的高端页编程状态的操作。

在每条字线的存储单元处可存储至少2页数据。

发明构思的实施例的另一方面被示出为提供一种存储器系统，其包括：至少一个非易失性存储器；以及存储器控制器，被配置为控制所述至少一个非易失性存储器。所述存储器控制器响应于外部读取请求而基于编程深度位图的信息的与要访问的字线相对应的位信息来向所述至少一个非易失性存储器提供多个不同的读取命令之一，其中，所述编程深度位图指示出关于所述至少一个非易失性存储器的多条字线中的每一条的高端页编程状态。

所述存储器控制器可响应于外部写入请求而依据所述外部写入请求来管理所述编程深度位图。