[发明专利]多轴运动卡控制系统的控制方法在审
申请号: | 201410084251.2 | 申请日: | 2014-03-07 |
公开(公告)号: | CN103941649A | 公开(公告)日: | 2014-07-23 |
发明(设计)人: | 李松;高选全;黄水永;莫广锋;吴杰文 | 申请(专利权)人: | 东莞市升力智能科技有限公司 |
主分类号: | G05B19/414 | 分类号: | G05B19/414 |
代理公司: | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人: | 周详 |
地址: | 523808 广东省东莞市松山湖高新技术*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 运动 控制系统 控制 方法 | ||
技术领域
本发明涉及机械自动化技术领域,尤其涉及一种多轴运动卡控制系统的控制方法。
背景技术
运动控制器是数控系统的核心,对其运算性能、实时性及稳定性有很高的要求。典型的DSP+FPGA架构运动控制系统结构包括上位机、PCI总线、运动控制卡、输入输出设备、驱动器、电机等。该结构中,运动控制卡通过PCI总线与上位机相连,上位机通过PCI驱动程序实现对运动控制卡的各种操作。上位机负责用户的输入输出,将用户输入指令通过PCI驱动发送给运动控制卡内部寄存器,然后,再由运动控制卡内部算法对用户输入的数据进行处理,并最终通过输出脉冲来实现对电机的控制。同时,电机、驱动器的状态信息会通过PCI驱动从运动控制卡反馈给上位机用户,并在上位机界面显示出来,从而实现对运动的监控。
数字信号处理器(DSP)擅长浮点运算,其基于流水线和哈佛结构的特点保证了运算的速度,但DSP是串行控制的,对于多轴联动的并行控制逻辑无能为力。FPGA具有优秀的并行化处理功能,系统时钟高,但处理浮点数据能力不强。综合以上分析,硬件结构采用DSP+FPGA的方案,能够解决上述问题。其中数字信号处理器(DSP)主要负责速度规划、插补以及闭环控制等核心算法以及任务调度控制,FPGA并行控制各轴的逻辑和脉冲的发送等任务。
根据DSP功能需求分析,DSP系统内要实现的功能比较多,需要合理的分配DSP的软硬件资源。在选择应用程序的结构时,主要是传统的主函数循环软件结构和基于多线程的软件结构。传统的主函数循环结构一方面不能保证多任务下的实时性的要求,另一方面是在算法开发过程中较难体现模块化的设计思想,在算法设计方面缺乏灵活性,使开发人员在开发过程中要兼顾算法及程序结构的问题,不利于软件的更新和升级。现在市场上很多产品都只是4轴或8轴的运动控制卡,控制轴数偏少,使用成本相应偏高;同时,很少运动控制卡带非运动控制功能,非运动控制功能和运动控制功能相互独立,集成度不高;运动控制卡底层框架实现方式多采用顺序执行和多任务执行方式,系统调度合理性和运行高速性有待提高。
发明内容
本发明所要解决的技术问题是提供一种多轴运动卡控制系统的控制方法,所述方法提高了系统运行效率,以及数据处理的效率,并有效确保了系统运行的高效性和数据的连续性。
为解决上述技术问题,本发明所采取的技术方案是:一种多轴运动卡控制系统的控制方法,其特征在于包括以下步骤:
(1)用户通过上位机向运动控制卡中的DSP发送指令,发送的指令通过接口传输到FPGA中的FIFO或DPRAM缓存区,其中普通指令通过FIFO传输,紧急指令通过DPRAM通道传输;
(2)DSP中的指令通信模块定时扫描FPGA中的FIFO和DPRAM缓冲区,优先扫描DPRAM缓冲区,后扫描FIFO缓存区,并把各自扫描到的指令数据分别存放到紧急指令环形队列和普通指令环形队列中;
(3)指令解析模块读取指令时,优先读取紧急指令环形队列中的指令,若有紧急指令需要执行则先读取紧急指令,若紧急指令缓存无指令,则读取普通指令环形队列;
(4)从环形队列中取出指令后,对指令进行解析,若是运动指令,则传送给速度规划模块和插补模块处理,若是非运动指令,则根据指令信息进行参数设置或者参数获取或I/O操作;
(5)速度规划模块和插补模块根据运动类型和参数计算出各轴的速度值,并将该速度值传送给轴脉冲输出模块,轴脉冲输出模块通过脉冲发送模块输出脉冲命令给伺服驱动器,控制各轴运动。
优选的,在进行步骤(5)控制时,对于开环系统,各轴速度直接由脉冲命令发送模块发送到FPGA的控制寄存器中;对于闭环系统,各轴速度先经过闭环控制后再由脉冲命令发送模块发送到FPGA的控制寄存器中,FPGA根据每周期的速度控制伺服驱动器。
优选的,在进行步骤(5)的同时,DSP中的状态信息反馈模块定时将系统的状态传送给FPGA中的DPRAM,然后PFGA将系统的状态信息通过PCI桥或RS485接口发给上位机,实现实时监控功能。
优选的,在步骤(1)中发送的指令通过PCI桥或RS485接口传输到FPGA中的FIFO或DPRAM缓存中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东莞市升力智能科技有限公司,未经东莞市升力智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410084251.2/2.html,转载请声明来源钻瓜专利网。