[发明专利]非易失性逻辑阵列中使用奇偶校验的错误检测

说明书

一种片上系统(SoC)具有耦合至一个或更多个核逻辑块的n行乘m列非易失性存储器阵列。m被限制为奇数。在每次写一行m个数据位时，使用m个数据位计算奇偶校验位。在存储奇偶校验位之前，其被反转。每次读取行时，检查奇偶校验位以确定在所恢复的数据位中是否存在奇偶校验错误。当检测到奇偶校验错误时，在SoC上执行引导操作。

技术领域

本发明一般涉及非易失性存储器单元及其在系统中的应用，并且具体地，涉及与逻辑阵列结合以提供非易失性逻辑模块。

背景技术

很多便携式电子设备如便携式电话、数码相机/可携式摄像机、个人数字助理、膝上型计算机以及视频游戏机都靠电池工作。在非活动期间，该设备可以不执行处理操作并且可被设置为断电或待机电源模式以省电。提供给电子设备内的一部分逻辑的电力在低功耗待机电源模式中可被关闭。然而，待机电源模式期间泄漏电流的存在对设计便携式的、电池供电的设备提出挑战。数据保持电路如设备内的触发器和/或锁存器可被用来在设备进入待机电源模式之前存储状态信息以用于后续使用。数据保持锁存器，也可被称作影子锁存器或气球锁存器，通常由单独的“永远开启”电源供电。

用于减少非活动期间的泄漏电流的一种已知技术利用多阈值CMOS(MTCMOS)技术来实现影子锁存器。在这种方法中，影子锁存器利用厚的栅极氧化物晶体管和/或高阈值电压(Vt)晶体管减少待机电源模式中的泄漏电流。在正常操作期间(例如，有效电源模式期间)，影子锁存器通常与其它电路断开以保持系统性能。为了在“主从”触发器拓扑中保持数据，第三锁存器，例如影子锁存器，可被加到主锁存器和从锁存器中用于数据保持。在其它情况中，从锁存器可被配置以在低功率操作期间作为保持锁存器工作。然而，仍然需要一些电力来保持保存的状态。例如，参看美国专利7639056，“Ultra Low Area OverheadRetention Flip-Flop for Power-Down Applications(用于断电应用的超低面积开销的保持触发器)”。

片上系统(SoC)是现在一个经常使用的概念；其基本方法是将越来越多的功能集成到给定设备。这种集成能够采用硬件或软件解决方案的形式。通常通过增加的时钟速率和更高级的过程节点来获得性能改进。许多SoC设计将各种外围设备和存储器电路与微处理器核或多核配对。

能量收集，也被称为功率收集或能量寻找，是通过其从外部源获得、捕获、以及存储能量的过程，用于小型、无线独立设备，如在可穿戴电子产品和无线传感器网络中使用的那些设备。收集的能量可来自各种源，例如：太阳能、热能、风能、盐度梯度和动能等。然而，典型的能量收集器为低能量电子产品提供非常少量的动力。能量收集器的能量源作为周围背景存在并且可用于使用。例如，温度梯度存在于内燃机的运行和城市中；由于无线电和电视广播，环境中存在大量的电磁能量，等等。

发明内容

一种片上系统，即SoC，包括：一个或更多个核逻辑块；耦合至所述一个或更多个核逻辑块的存储器阵列，其中所述存储器阵列包括：n行乘m列数据位单元和一列奇偶校验位单元，其中m是奇数；奇偶校验逻辑模块，其耦合至所述m列数据位的数据输出端和所述一列奇偶校验位单元的数据输出端，其中对于每行数据位单元和相关联的奇偶校验位单元，所述奇偶校验逻辑模块被配置为响应于存储在所述数据位单元中的数据生成奇偶校验位并将所述奇偶校验位的反转表示存储在所述奇偶校验位单元中；和控制逻辑模块，其耦合至所述奇偶校验逻辑模块和所述一个或更多个核逻辑块，其中所述控制逻辑模块被配置为在检测到奇偶校验错误时使所述一个或更多个核逻辑块执行重启操作。

一种用于操作片上系统即SoC的方法，所述SoC包括设置成n行乘m列的耦合至一个或更多个核逻辑块的非易失性位单元的存储器阵列，所述方法包括：计算对应于m个数据位的奇偶校验位，其中m是奇数个数据位；反转所述奇偶校验位；将所述m个数据位和反转的奇偶校验位写入所述存储器阵列的所选行；读取所述存储器阵列的所选行以恢复m个存储的数据位和相应的奇偶校验位；确定恢复的数据位中是否存在奇偶校验错误；以及当检测到奇偶校验错误时，在所述SoC上执行引导操作。