[发明专利]3D阵列的大马士革半导体装置及其形成方法

说明书

技术领域

本发明是有关于一种高密度存储器装置，且特别是有关于一种三维高密度存储器装置中连接至多个阶层的导体结构及其形成方法。

背景技术

由于对半导体产业中的高密度存储器(例如，浮动栅极存储器、电荷捕捉存储器、非易失性存储器及嵌入式存储器)的强烈需求，存储器单元的架构已自平面结构转变为三维结构，三维结构有助于增加有限芯片面积内的储存容量。交叉点阵列(cross-point arrays)为包括多个字线、多个位线及包夹于字线与位线之间的存储层的3D存储器结构的一形式。

本发明是有关于一种高密度存储器装置，且特别是有关于一种三维高密度存储器装置中连接至多个阶层的导体结构及其形成方法。

发明内容

本发明说明的技术包括不同的实施例中的三维(3D)结构及其制造方法，3D结构具有连接多个阶层的导体，例如3D存储器装置中的高密度字线或位线。

于一些三维叠层的存储器装置中，存储器单元的位线或字线是叠层在往第一方向延伸的是间隔开的隆起部的结构中。于此结构中，互补的字线或位线的构造可包括位于间隔开的隆起部之间大高宽比的沟道的大马士革特征(damascene features)，沟道的大马士革特征是沿第二方向延伸，第二方向例如是垂直于第一方向。大马士革导体可利用双图案化的掩模来刻蚀亚光刻(sub-lithographic)的牺牲线，形成填充物于牺牲线上，并然后移除牺牲线来留下填充物中作为大马士革模型的沟道来形成。然后，利用导体材料填充沟道。于此例中，存储器单元是沉积在位线或字线的叠层与跨过叠层的字线或位线之间的交错点处，而形成3D存储器阵列。于一方向，技术包括3D存储器，其包括介电电荷捕捉存储器单元、电荷捕捉层、与高介电常数的阻挡介电层，其中介电电荷捕捉存储器单元具有能隙设计的隧穿层，且其中导体材料包括高功函数材料。

相较于一般技术，本发明的方法可具有许多的好处。各种其他的概念与优点是描述于本说明书与请求的权利要求范围。

附图说明

图1为包括大马士革导体的3D存储器装置的示意图。

图2～图14、图2A～图14A、图2B～图14B、图5C～图14C、图7D～图14D绘示3D存储器装置的导体结构的制造流程。

图15绘示3D存储器装置的导体结构的制造流程。

图16绘示高密度存储器装置的存储器单元。

图17～图26、图17A～图26A、图17B～图26B、图20C～图26C绘示3D存储器装置的导体结构的制造流程。

图27绘示3D存储器装置的导体结构的另一制造流程。

【符号说明】

100～存储器装置；

101～半导体；

102～半导体衬底；

103、104～介电材料；

106～叠层；

108～介电层；

202～第一介电材料；

204～表面区域；

206～厚度；

302～第二介电材料；

304～第一绝缘体；

402～第一图案化的材料结构；

404～第一侧；

406～第二侧；

408～表面区域；

502～第三介电材料；

602～侧壁间隙壁；

604～第一顶表面区域；

606～第二顶表面区域；

702～开口；

802～第二开口结构；

804～第二材料结构；

902～第四介电材料；

1004～牺牲材料线；

1102～开口结构；

1202～导电材料；

1302～大马士革导线；

1500～3D存储器装置；

1502～绝缘层；

1504、1506～阶层；

1508、1510、1512、1514～半导体条纹；

1516、1518、1520、1522～绝缘材料；

1524～薄膜；

1526、1528～字线；

1530、1532～硅化层；

1600、1702～存储器材料；

1802～盖层；

1902～填充材料；

2002～掩模；

2102～牺牲材料线；

2104～图案化的沟道；