[发明专利]半导体器件测试样品的制作方法有效
| 申请号： | 201410086100.0 | 申请日： | 2014-03-10 |
| 公开（公告）号： | CN103822812A | 公开（公告）日： | 2014-05-28 |
| 发明（设计）人： | 胡淼;袁力;韩超 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G01N1/28 | 分类号： | G01N1/28;H01L21/66 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 高静;骆苏华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 测试 样品 制作方法 | ||
1.一种半导体器件测试样品的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成待刻蚀层；
在所述待刻蚀层上形成绝缘层；
在所述绝缘层中形成露出待刻蚀层的沟槽；
以绝缘层为掩模，去除所述沟槽露出的待刻蚀层，以在待刻蚀层中形成空隙；
去除绝缘层。
2.如权利要求1所述的制作方法，其特征在于，所述待刻蚀层为单层结构或叠层结构。
3.如权利要求2所述的制作方法，其特征在于，当待刻蚀层为单层结构时，所述待刻蚀层为第一多晶硅层，所述第一多晶硅层的厚度为200埃到400埃。
4.如权利要求3所述的制作方法，其特征在于，在形成所述待刻蚀层之前，在所述衬底上依次形成第二多晶硅层、ONO层，所述ONO层的厚度为100埃到200埃，所述第二多晶硅层的厚度为500埃到700埃。
5.如权利要求3所述的制作方法，其特征在于，在去除所述沟槽露出的待刻蚀层的步骤中，沿沟槽刻蚀待刻层至露出ONO层。
6.如权利要求2所述的制作方法，其特征在于，当待刻蚀层为叠层结构时，所述待刻蚀层包括由下至上依次位于衬底上的第二多晶硅层、ONO层和第一多晶硅层。
7.如权利要求6所述的制作方法，其特征在于，所述第一多晶硅层的厚度为200埃到400埃，所述ONO层的厚度为100埃到200埃，所述第二多晶硅层的厚度为500埃到700埃。
8.如权利要求1所述的制作方法，其特征在于，所述绝缘层的材料为氮化硅，厚度为3000埃到5000埃。
9.如权利要求8所述的制作方法，其特征在于，所述沟槽形成工艺为：在所述绝缘层上形成图形化的掩模层，以所述图形化的掩模层为掩模，对所述绝缘层进行干法刻蚀，以在所述绝缘层中形成沟槽。
10.如权利要求9所述的制作方法，其特征在于，在形成所述沟槽之后，刻蚀待刻蚀层之前，还包括步骤：在沟槽的侧壁形成侧墙。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410086100.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种滴灌系统
- 下一篇：电场式指纹识别装置及其状态控制方法和假体识别方法
