[发明专利]一种三态10管SRAM存储单元电路设计

权利要求书

1.一种三态10管SRAM存储单元电路，其特征在于：三态10管SRAM存储单元电路包括2个PMOS晶体管M1、M2，8个NMOS晶体管M3、M4、M5、M6、M7、M8、N_D、N_R；具体而言，M1、M2源极连接电源，漏极分别连接M3、M4的漏极，M1栅极连接M3栅极称为Q，M2栅极连接M4栅极称为；M3源极连接M4的源极称为V_g；M5源极连接信号WBL，漏极连接点Q，栅极连接信号WWL；M6源极连接信号WBLB，漏极连接，栅极连接信号WWL；M7漏极连接信号RBL，栅极连接信号RWL，源极连接M8漏极；M8源极连接地，栅极连接点Q；N_D漏极连接点Q，栅极连接控制信号Dead，源极连接地；N_R漏极连接点V_g，栅极连接控制信号，源极连接地；

所述该三态10管SRAM存储单元电路设计包括三种工作模式即正常工作模式、低泄露功耗数据保存模式、最小泄漏功耗数据清除模式。

2.根据权利要求1所述的一种三态10管SRAM存储单元电路，其特征在于：所述正常工作模式，当SRAM电路正常进行读写操作时，控制信号Dead=Drowsy=0时，N_D晶体管截止，N_R晶体管导通，SRAM存储单元功能与传统8管SRAM存储单元功能相同。

3.根据权利要求1所述的一种三态10管SRAM存储单元电路，其特征在于：所述低泄露功耗数据保存模式，当SRAM电路处于休眠状态且存储数据在SRAM恢复读写后仍然有用时，控制信号Dead=0、Drowsy=1，N_D晶体管截止，N_R晶体管截止，V_g点电压升高，从而降低SRAM存储单元泄漏功耗，SRAM恢复读写操作后仍可对SRAM休眠时存储的数据进行读写。

4.根据权利要求1所述的一种三态10管SRAM存储单元电路，其特征在于：所述最小泄漏功耗数据清除模式，当SRAM电路处于休眠状态且存储数据在SRAM恢复读写后无用时，Dead接入一个高电平短脉冲、Drowsy=1时，N_R晶体管截止，V_g点电压升高，降低了存储单元内泄漏功耗，同时N_D在短脉冲下导通，Q点接地置为0，使与Q点连接的M8截止，降低了位线上的泄漏功耗。