[发明专利]一种基于FPGA实现光纤高速实时通信的装置

说明书

技术领域

本发明涉及通信技术领域，具体涉及一种基于FPGA实现光纤高速实时通信的装置。

背景技术

光纤通信技术作为一种新兴技术，已成为现代通信的主要支柱之一。它具有通信容量大，传输距离远，传输速度快，信号干扰小，保密性能好等优点，广泛应用于电力网络通信、计算机网络通信、电子装置通信等相关信息通信领域。

针对一些对通信速度和实时性有较高要求的装置，比如，光刻机扫描工作台超精密同步运动控制装置，涉及到超过40个运动轴的纳米级同步控制，以及数百个传感器信号的同步采样处理。这种装置对数据传输的速度和实时性、同步性有较高的要求。光纤媒介，能够满足该类装置的物理要求，但实现该要求更需要提出支持光纤高速通信的控制结构。

目前，国际上对于该类IC装备的关键技术处于封锁状态，国内做此类高要求的IC设备的不多。针对光纤通信，相关的控制装置各不相同，有的基于ARM的实现信号采集，但是其采集速率只是达到us级；有的基于DSP实现光纤信号的运算处理，但是对于数据逻辑控制不足，以及装置之间的同步性要求难以达到；有的是基于FPGA实现装置的逻辑控制，但是由于对数据帧的定义不合理或过于复杂、数据的编解码方式不对、接收时钟域的时钟配置和数据恢复对齐方式不对等因素，极大地增大设计成本，难以实现高速实时要求。

发明内容

针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种基于FPGA实现光纤高速实时通信的装置，以FPGA为控制核心，实现光纤链路中数据的高速传输、物理层到传输层的协议处理和数据的实时通信，能够满足日益广泛的高速实时通信要求。

本发明解决其技术问题所采用的技术方案是，提供一种基于FPGA实现光纤高速实时通信的装置，所述装置包括应用层、传输层和物理层，

传输层包括由发送端和接收端构成的FPGA内核控制模块，所述发送端包括用于接收并缓存应用层数据的第一存储模块；与第一存储模块相连的发送端控制器，用于根据应用层的同步周期完成数据的成帧发送和物理层的发送逻辑控制；与发送端控制器相连的8B10B编码模块，用于对成帧数据按照8B10B编码机制进行编码并发送至物理层；

接收端包括8B10B解码模块，用于从物理层接收所述编码后的数据并按照8B10B解码机制进行解码；与8B10B解码模块相连的接收端控制器，用于完成解码数据的解帧接收，将从物理层接收的10位串行数据流中恢复出的时钟作为接受端工作时钟并通过同步字符中间对齐方式来调整接收端工作时钟的相位，以保证发送端和接收端数据传输的同步性；与接收端控制器相连的第二存储模块，用于接收并缓存所述解帧后的数据，并通过应用层数据访问接口将数据发送至应用层。

在本发明所述的基于FPGA实现光纤高速实时通信的装置中，所述同步字符中间对齐的方式为：发送端在数据帧中添加同步字符，发送端工作时钟的上升沿对齐到同步字符的中点，接收端检测到字符时，如果当前接收端工作时钟相位并未对正，则选择最靠近同步字符中心的插值相位来调整接收端工作时钟，始终保证接收端工作时钟相位与同步字符对齐。

在本发明所述的基于FPGA实现光纤高速实时通信的装置中，物理层包括与8B10B编码模块相连的第一串并转换器，与8B10B解码模块相连的第二串并转换器，所述第一串并转换器与第二串并转换器通过光纤头进行数据传输，用于实现数据的串并转换、时钟倍速、时钟恢复和光电转换。

在本发明所述的基于FPGA实现光纤高速实时通信的装置中，所述串并转换器为TLK1221芯片，用于实现串并转换、时钟倍速和时钟恢复；同时光纤接口型号为HFBR-53A5VM，用于实现光电转换功能，两者结合以保证物理层的高速传输。

在本发明所述的基于FPGA实现光纤高速实时通信的装置中，所述FPGA内核控制模块还包括光纤链路检测模块，用于对物理层错误进行实时监测。

在本发明所述的基于FPGA实现光纤高速实时通信的装置中，所述FPGA内核控制模块还包括初始化PRBS自检模块，用于完成对串并转换器的PRBS自检反馈。

在本发明所述的基于FPGA实现光纤高速实时通信的装置中，所述FPGA内核控制模块还包括状态处理模块，用于采集发送端、接收端、光纤链路以及PRBS自检状态，并反馈给发送端控制器，发送端控制器根据反馈得到的状态信息进行链路控制。