[发明专利]一种内嵌可配置IP核的防复制系统及防复制方法

说明书

技术领域

本发明涉及一种以保护嵌入式系统及其内部代码不被非法复制的装置，特别涉及一种内嵌可配置IP核以保护嵌入式系统核心代码的防复制系统，以及基于该防复制系统的防复制方法。

背景技术

在近些年集成电路芯片技术飞速发展，电子产品设计业也越来越像计算机行业，很多产品的硬件解决方案已成为一种公开的资料，在这样的时代背景之下，嵌入式操作系统中的核心技术大多集中在嵌入式应用软件内.在硬件技术逐渐成熟和公开的今天，保护产品的设计、版权，实际上转化成了对嵌入式应用软件的保护.然而，嵌入式系统的FLASH等存储器和信号线传输的数据对于复制者几乎是透明的，可以被轻易破解，并获得其中数据、代码，所以需要额外的防复制方法来实现对嵌入式产品版权的保护

市场上流行的防复制方式主要采用逻辑加密方式和简单的对比认证模式完成系统间（嵌入式芯片和防复制电路间）的通信验证。第一种方式通常是采用一个EEPROM加上外围逻辑电路，通过简单逻辑认证口令进行保护认证，保护效果较差。第二种方式是受保护的嵌入式芯片同防复制电路之间在上电时进行通信验证。但由于通信线路上传输的数据容易被检测，从而破解其验证过程。更高级的保护方法采用口令认证的方式.防复制电路和嵌入式芯片内置相同密钥和对称算法，通过发送数据并加密返回的方式来进行对比验证，能有效的保护芯片内的主程序。但是由于每次发送的是固定的或者周期性的数据，这种方法还具有安全隐患，例如，可通过监控通信线路并模拟数据返回来破解。 

发明内容

本发明提供了一种增强安全性的新型防复制系统及其防复制方法，它采用动态口令（随机数据）加密对比认证的方式与嵌入式芯片进行通信验证，这种方法可以解决线路被监控的问题，很大程度上增加破解的难度。

具体采用如下技术方案：

一种内嵌可配置IP核的防复制系统，它包括嵌入式芯片和与该嵌入式芯片通过UART接口和I/O接口互连的防复制电路，其特征是：

所述嵌入式芯片通过一AD转换模块获取随机种子生成随机数，并由此通过随机明文生成单元生成随机明文，通过随机定时中断单元生成随机定时中断时间，对生成的随机明文进行加密得到标准密文，同时根据所产生的随机定时中断时间将生成的随机明文通过UART接口发送给所述防复制电路；

所述防复制电路接收嵌入式芯片发送来的随机明文，通过一加密模块进行加密，并将加密后的密文通过UART接口发送给所述嵌入式芯片；

所述嵌入式芯片接收防复制电路发送来的密文，将其与标准密文进行对比验证，如果两者一致则该嵌入式芯片继续处理数据，否则通过一自毁单元启动自毁功能；

所述防复制电路内嵌可配置IP核，用于配置完成部分嵌入式芯片的计算处理功能，并通过I/O接口将计算处理结果送回嵌入式芯片；

所述防复制电路配有数据存储区，用于存储部分嵌入式芯片所需的重要数据。

上述内嵌可配置IP核的防复制系统的防复制方法包括如下步骤：

步骤一：在启动嵌入式芯片时，AD转换模块采样得到随机数，产生随机明文启动一次加密对比验证，随机定时中断单元根据所述真随机数，生成一个随机定时中断时间以便在主程序接下来的运行过程中产生随机定时中断继续进行加密对比验证；

步骤二：正常运行主程序，直到触发随机定时中断，改变防复制电路的标志位，使系统进行一次加密对比验证， 并对随机定时中断次数进行计数，当随机定时中断次数大于预设值以后，就不再进行加密对比验证了；

步骤三：嵌入式芯片执行到需要使用可配置IP核中的计算处理功能时，则通过I/O接口发送相应请求与需要运算的数据给可配置的IP核，可配置的IP核接受到相应请求后利用接收到的数据进行计算处理，并将计算处理结果通过I/O接口送回到嵌入式芯片中；

步骤四：若加密对比验证连续数次错误或调用可配置IP核后一段时间内未接收到送回数据，嵌入式芯片通过自毁单元启动自毁功能。

本发明在防复制电路中增加了能运行部分程序的可配置IP核并将嵌入式芯片中部分程序存储在防复制电路中，使得防复制电路能够协助嵌入式芯片完成部分运算工作，二者协同组成完整的防复制系统，解决了嵌入式芯片本身防护能力弱，易被不法者破解嵌入式芯片中的完整代码这一难题。

本发明采用动态随机数据加密对比认证的方法，在防复制电路内置硬件加密电路，被保护电路的启动代码中置入同样功能的加密算法，被保护嵌入式芯片在启动前、运行中执行多次密码校验操作，如校验密码正确则系统正常运行，而校验密码错误则系统软件中止运行。