[发明专利]压缩指令的方法及执行压缩指令的处理器

说明书

技术领域

本发明是有关于一种指令压缩，且特别是有关于一种压缩指令的方法及执行压缩指令的处理器。

背景技术

指令集的长度为在此指令集中的各指令以比特(bit)为单位的长度。长指令可将更多运算纳入其编码。举例而言，将一个大常数存入寄存器可以编码成为长指令。然而，长指令集会增加程序码的长度。为了降低程序码的长度，若编码长度足够，可将经常使用的长指令编码成为短指令以达到压缩的目的。

在传统的指令压缩方法中，长指令与短指令之间的映射（mapping）对于所有程序都是固定的。在一个程序中，若经常使用的长指令不具有对应的短指令，就不能缩减这个程序码的长度。

发明内容

因此，本发明提供一种压缩指令的方法及执行压缩指令的处理器。

本发明的压缩指令的方法包括下列步骤。分析程序码以依据预设条件搜寻程序码中的一个或多个指令群组。每一上述指令群组包括连续执行的一个或多个指令。依据每一上述指令群组的成本函数来排序上述指令群组。将已排序的指令群组其中的最前面X个指令群组放入指令表。X为依据成本函数决定的数值。将程序码中的被放入指令表的每一上述指令群组替换为对应的查表执行(execution-on-instruction table；简称EIT)指令。查表执行指令具有参数指向指令表中对应的指令群组。

本发明的执行压缩指令的处理器包括指令表电路、指令获取电路、指令解码器、执行电路及查表执行电路。指令表电路包括储存一个或多个指令群组的指令表。每一上述指令群组包括一个或多个指令。指令获取电路获取(fetch)通过处理器执行的程序码的指令。指令解码器用于识别获取的指令是否为查表执行指令或普通指令。查表执行指令具有参数以指向指令表中的对应指令群组。执行电路用于执行普通指令。查表执行电路用于执行对应于查表执行指令的指令群组的上述一个或多个指令。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依据本发明一实施例的一种压缩指令的方法的流程图；

图2是依据本发明一实施例的压缩指令的示意图；

图3是依据本发明另一实施例的压缩指令的示意图；

图4为依据本发明一实施例的一种执行压缩指令的处理器的示意图。

附图标记说明：

105、110、115、120、125、130、135、140、145、150及155：步骤；

210、220、310及320：程序码；

230、330：指令表；

400：处理器；

410：指令表电路；

420：指令获取电路；

430：指令解码器；

440：执行电路；

450：查表执行电路；

A、B、C、D、E、F、G、H、I及J：指令；

EIT0、EIT1、EIT2及EIT3：查表执行指令。

具体实施方式

本发明提供一种压缩指令的方法和执行压缩指令的处理器。上述处理器包括多种长度的指令集架构（instruction set architecture；简称ISA），上述指令集架构包括多个不同长度的指令集。举例而言，在本发明的下列实施例中的处理器包括48比特（48-bit）指令集、32比特指令集及16比特指令集。

上述的方法将长长度(long-length)的经常使用的指令群组放入指令表。各指令群组可包括在程序码中的连续执行的一个或多个指令，其中程序码由上述处理器执行。此方法将长长度的经常使用的指令群组替换成为较短的查表执行指令。各查表执行指令具有一个参数，此参数为指令表中对应的指令群组的索引。查表执行指令仅具有一个小数值的参数。因此，查表执行指令可包含于最短的指令集中。如此，本发明所提供的方法可有效地降低程序码的大小且依然维持较长指令集的多样化的特性。