[发明专利]用于具有改进的互连的电子组件的装置及相关方法

说明书

技术领域

公开的构思总体涉及电子器件或组件以及器件或组件的制作，并且更具体地涉及用于电子器件或组件中的屏蔽和/或同轴的耦合机构或互连的装置，以及相关方法。

背景技术

电子学的发展已经允许增加的集成水平。用于制作IC的技术已经对这些进步带来贡献，并且已经提供了用于将相对大数目的电路和功能集成到IC中的工具。因此，当今的IC可以包含亿万晶体管。尽管晶体管数目很大，但是电子器件或电路的所期望的功能有时需要使用多于一个IC的电路装置。为了实现这样的功能，有时使用两个或者更多半导体裸片并且彼此耦合。

与单个半导体封装不同，多芯片封装对若干半导体裸片进行互连。在基于2D（二维）的多芯片模块（MCM）中，可以使用倒装芯片或引线键合互连将芯片或裸片互连在衬底上。一些3D互连使用在有源硅电路裸片或者无源硅衬底上的硅通孔（TSV）或电镀的穿孔（PTH）。作为中间水平，2D互连结构涉及硅衬底作为互连衬底（被称作插入器）以使用键合线或倒装芯片互连来提供高密度互连，有时被称作为2.5D。倒装芯片互连可以用来由于互连的面积性质而提供更高的互连密度，并且由于短的电距离而提供更高的频率能力。硅插入器需要额外的成本，并且在互连的半导体裸片之间也可能存在更长的电距离。作为2.5D和插入器的备选，可以使用不同的架构，即将裸片面对面地连接在裸片的一侧上。可以使用倒装芯片焊接或者铜微凸块来完成两个裸片的面对面的互连，并且使用键合线来完成与2裸片堆叠的外部的连接。

发明内容

各种实施例设想具有屏蔽和/或同轴耦合机构或互连的电子装置，以及相关技术。在一个示例性实施例中，一种装置包括衬底，该衬底包括电子电路装置。该装置还包括第一裸片和至少一个屏蔽互连，该第一裸片包括电子电路装置。屏蔽互连将衬底中的电子电路装置耦合到第一裸片中的电子电路装置。

根据另一个示例性实施例，一种制作器件的方法包括制作包括电路装置的衬底以及制作在衬底的上方的至少一个裸片，其中至少一个裸片也包括电路装置。该方法还包括制作至少一个屏蔽互连，以将衬底中的电路装置耦合到至少一个裸片中的电路装置。

根据另一个示例性实施例，一种制作电子组件中的屏蔽互连的方法包括制作用于电子组件的衬底以及制作在衬底的上方的至少一个裸片。该方法还包括制作一个导体以将衬底耦合到至少一个裸片，制作包围该导体的电介质，以及制作包围电介质的另一导体，并且将衬底耦合到至少一个裸片。

附图说明

附图仅示出示例性实施例并且因此不应当被看作限制其范围。本领域技术人员理解所公开的概念适用于其它等效实施例。在附图中，在多于一个图中使用的相同附图标记表示相同、相似或等效的功能、部件或模块。

图1示出根据示例性实施例的具有屏蔽和/或同轴互连或耦合机构的器件或封装。

图2示出根据示例性实施例的具有屏蔽和/或同轴互连或耦合机构的另一器件或封装。

图3描绘根据示例性实施例的具有屏蔽和/或同轴互连的另一器件或封装。

图4图示根据示例性实施例的屏蔽互连或耦合机构的截面。

图5示出根据示例性实施例的屏蔽互连或耦合机构的截面。

图6描绘根据示例性实施例的具有屏蔽和/或同轴互连或耦合机构的器件的制作。

图7示出根据示例性实施例的具有屏蔽和/或同轴互连或耦合机构的器件的另一制作。

图8描绘根据示例性实施例的具有屏蔽和/或同轴互连或耦合机构的器件的另一制作。

图9示出可以在示例性实施例中使用的现场可编程门阵列（FPGA）的框图。

图10图示用于制作根据示例性实施例的器件的方法的流程图。

图11描绘用于制作根据示例性实施例的电子组件中的屏蔽互连的方法的流程图。

具体实施方式

所公开的概念大体涉及电子器件或组件以及器件或组件的制作，以及相关方法。更具体地，这样的器件或组件使用屏蔽和/或同轴耦合机构或互连。如以下具体所述，使用屏蔽和/或同轴耦合机构或互连提供了多个优点，诸如高速通信和/或操作频率，更好的抗噪声能力、改进的隔离、更好的阻尼（例如，如果用于功率分布）、低损失、增加的互连密度等。