[发明专利]可提高稳定性的输出缓冲电路在审
申请号: | 201410091393.1 | 申请日: | 2010-03-04 |
公开(公告)号: | CN103856202A | 公开(公告)日: | 2014-06-11 |
发明(设计)人: | 许筱妊;陈季廷;郭耀鸿 | 申请(专利权)人: | 联咏科技股份有限公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;G09G3/20 |
代理公司: | 深圳新创友知识产权代理有限公司 44223 | 代理人: | 江耀纯 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提高 稳定性 输出 缓冲 电路 | ||
本案是申请日为2010年03月04日、申请号为201010126909.3、发明名称为“可提高稳定性的输出缓冲电路”的发明专利申请的分案申请。
技术领域
本发明涉及一种可提高稳定性的输出缓冲电路,尤其涉及一种通过调整运算放大器的信号输出路径阻抗,来提高运算放大器的相位边限的输出缓冲电路。
背景技术
输出缓冲器(Output Buffer)常用于各式电子装置中,用来隔离信号输入端与输出端,以避免信号输入端受负载影响,并增强推动负载的能力。例如,在液晶显示装置中,源极驱动器是通过输出缓冲器将液晶面板上的每个像素充电至相对应的电压水平,来驱动每个像素所对应的液晶分子。因此,输出缓冲器的驱动能力与液晶显示装置的显示质量及反应时间有很大的关系。
请参考图1,图1是一个公知源极驱动器10的示意图。源极驱动器10包含有移位缓存器﹙shift register﹚11、数据栓锁器(或称为线缓冲器)12、数字模拟转换器13、输出缓冲器14及输出开关15。其中,移位缓存器11用来根据频率信号CLK,依序接收影像数据DATA。当接收完对应于水平扫描线的影像数据后,数据栓锁器12会根据时序控制器(图未示)所产生的数据加载信号LOAD,撷取移位缓存器11中所暂存的数据,以使移位缓存器11可继续接收下一条水平扫描线的影像数据。接着,数字模拟转换器13将数据栓锁器12所储存的数字像素数据转换为模拟电压,以输出至输出缓冲器14。输出缓冲器14用来提供足够的驱动能力,而输出开关15则依序将输出缓冲器14耦接至相对应的数据线DL,以驱动相对应的数据线DL。
在图1中,输出缓冲器14与输出开关15被称为源极驱动器10的输出缓冲电路。详细来说,如图2所示,输出缓冲器14包含有运算放大器110,而输出开关15包含有开关SW,用以经由源极驱动器10的输出垫片P与相对应数据线DL建立信号传输路径。运算放大器110具有正向输入端IN+、反向输入端IN-及输出端OUT。正向输入端IN+用来接收模拟电压;而输出端OUT则耦接于反向输入端IN-,形成负反馈回路。运算放大器110依据正向输入端IN+所接收的模拟电压,将连接于源极驱动器10的输出垫片P的数据线DL的电压驱动至某一电压水平。然而,为了在不同的时间点驱动同一数据线上不同的像素,源极驱动器10必须时常地更新该模拟电压。因此,当在更新该模拟电压时,源极驱动器10会使开关SW呈现断路状态,直到预备驱动数据线DL时,才会使开关SW开启(turned on),以将更新后的模拟电压输出至相对应数据线DL。
当开关SW开启时,运算放大器110的输出端OUT经由输出垫片P而电性连接至数据线DL。一般来说,输出电压的稳定时间主要是由相对应数据线DL的电容负载CLOAD、开关SW的导通电阻值及运算放大器110的输出电阻值所决定。然而,公知的源极驱动器为了降低功率损耗,不断地减小输出缓冲器输出级的直流电流,造成运算放大器的相位边限不断下降,导致稳定时间上升。在此情形下,输出电压的测试取值时间也不得不往后延长,使得测试成本不断地提高。
发明内容
本发明公开一种可提高稳定性的输出缓冲电路。所述输出缓冲电路包含有运算放大器,具有输出端;以及输出控制单元,耦接于该运算放大器的该输出端及电容负载之间,用来产生在该运算放大器的该输出端及电容负载之间的信号输出路径,该信号输出路径具有可调整的阻抗大小;其中该运算放大器输出时相以对该对电容负载进行充放电,使该输出控制单元产生第一阻抗;以及当该电容负载被充电至预设水平时,该输出控制单元产生大于该第一阻抗的第二阻抗。
本发明另公开一种可提高稳定性的输出缓冲电路。所述输出缓冲电路包含有运算放大器,具有输出端;以及输出控制单元,耦接于该运算放大器的该输出端及电容负载之间,用来产生在该运算放大器的该输出端及电容负载之间的信号输出路径,该信号输出路径具有可重设大小的阻抗;其中该运算放大器输出时相以对该对电容负载进行充放电,使该输出控制单元产生第一阻抗;以及在该运算放大器输出时相开始后的预设时间,该输出控制单元产生大于该第一阻抗的第二阻抗。
本发明另公开一种可提高稳定性的输出缓冲电路。所述输出缓冲电路包含有运算放大器,具有输出端;以及输出控制单元,耦接于该运算放大器的该输出端及电容负载之间,用来产生在该运算放大器的该输出端及电容负载之间的信号输出路径,该信号输出路径具有可重设大小的阻抗;其中该运算放大器输出时相以对该对电容负载进行充放电,使该输出控制单元产生第一阻抗;以及在该电容负载的充放电水平达到稳态时,该输出控制单元产生大于该第一阻抗的第二阻抗。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联咏科技股份有限公司,未经联咏科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410091393.1/2.html,转载请声明来源钻瓜专利网。