[发明专利]半导体装置的制造方法以及在该方法中使用的曝光掩模

说明书

技术领域

本发明涉及具有用切割刀来切割晶片的工序的半导体装置的制造方法以及在该方法中使用的曝光掩模。

背景技术

作为半导体装置的制造工序，有用切割刀沿着形成于表面保护膜的划线来切割晶片的工序。在该工序中，在晶片的外周部常常会切割未形成划线的部分。以下说明该晶片的切割工序。

图16是用于形成划线的中间掩模51的主要部分的俯视图。中间掩模51是缩小曝光掩模，具有多个芯片形成部分52。在图16中示出形成4个芯片形成部分52的情况。该芯片形成部分52被划线图案53分离。划线图案53由包围芯片形成部分52的划线54和分离相互邻接的芯片形成部分52的网格状的划线54构成。

图17是用于形成划线的等倍曝光掩模57的主要部分的俯视图。该等倍曝光掩模57是以一次曝光而使晶片1的整个区域曝光且能够对形成于未图示的晶片58上的金属膜以及表面保护膜等进行图形化的掩模。

如此，在图16的中间掩模51以及图17的等倍曝光掩模57等的现有的曝光掩模中，从最外周的划线54的交叉部分55朝向外周未形成划线的突出部分56（虚线）。

图18是使用中间掩模51对晶片1上的抗蚀剂61进行了曝光时的划线图案62的俯视图。

曝光时使晶片1在前后左右逐步移动，每次晶片1停止时重复对晶片1的抗蚀剂61进行曝光。通过这时的一次曝光使中间掩模51的图案在抗蚀剂61被缩小曝光，中间掩模51的划线图案被转印到该抗蚀剂61，重复进行曝光，由此在晶片1上的抗蚀剂形成划线图案62。这里，将一次曝光称作单曝光，将由该单曝光而形成在抗蚀剂61的图案称作单曝光图案63。在大直径的晶片1上曝光次数为数十次左右，由于在晶片整面形成芯片，因此若使曝光区域缩小，则曝光次数达到数百次。

例如，在使用了中间掩模51的情况下，抗蚀剂61的划线图案62以相互邻接的单曝光图案63在最外周的划线64重合的方式曝光而形成。使用该抗蚀剂61的划线图案62蚀刻表面保护膜71而在未图示的表面保护膜71形成划线图案72（未图示）。由粗虚线包围的区域表示单曝光图案63的区域，在图18中由粗虚线示出形成在抗蚀剂61的2个单曝光图案63，示出在构成该单曝光图案63的最外周的划线64重合的状态。由于芯片形成部分74的数量增加，因此单曝光图案63形成为在外周部从晶片1部分地超出。在图18中，单曝光图案63在上方、右侧以及左侧下方超出晶片1。

另外，图18的圆形记号66表示沿着在表面保护膜71形成的划线73切割晶片1时容易发生裂纹（包括崩角）的部分。另外，箭头E表示切割方向。这里，崩角是指由于切割而从切割端面至芯片内部产生的崩碎和/或裂纹等的缺陷。

图19是使用等倍曝光掩模9对晶片1上的抗蚀剂61进行了曝光时的划线图案62的俯视图。划线64形成为不从晶片1超出。该情况下图19的圆形记号66也表示切割晶片1时容易发生裂纹（包括崩角）的部分。另外，箭头E表示切割方向。

图20是从箭头G的方向观察形成在图18或者图19的抗蚀剂61的划线图案62的F部的主要部分立体图。划线64由抗蚀剂61的侧壁夹持而形成。在划线64露出有表面保护膜71。

图21是使用图18或者图19的抗蚀剂61的划线图案62而形成的表面保护膜71的划线图案72的主要部分立体图。划线73被表面保护膜71的侧壁夹持。该表面保护膜71的侧壁71a与芯片形成部分74的端部74a距离10μm左右。另外，最外周的划线73的外侧的表面保护膜71下方常常形成有与在芯片形成部分74形成的金属膜75相同的金属膜。晶片1的表面（硅面）从划线73露出。

另外，由虚线表示的切割刀76在从里侧朝向面前的箭头H的方向上沿着划线73行进。该表面保护膜71通常由聚酰亚胺等形成，基底有铝、硅等的金属膜75。

图22是表示使用切割刀76沿着划线73切割晶片1的情况的主要部分立体图。在图22中示出沿着划线73由切割刀76来进行的晶片1的切割为朝向从划线73的左侧向右侧的箭头78的方向使旋转79的切割刀76行进的情况。形成有与沿左右延伸的划线73正交的划线73（一部分由虚线示出），沿着该正交的划线73从里侧朝向面前侧切割晶片1而形成芯片。