[发明专利]向混合可编程多核器件映射网络应用

说明书

技术领域

本发明涉及将包处理功能映射到混合可编程逻辑器件上，混合可编程逻辑器件包含许多可编程处理器、专用功能块和可编程FPGA结构。

背景技术

包处理器可以从物理接口接受入口包，在包上执行分类和过滤操作，并且然后向流量管理器转发包。流量管理器与切换结构对接以将包切换到出口包处理器和物理接口上。虽然没有明确定义的“包处理”功能，但包处理可包括但不限于：MAC捕获和包的组帧(framing)、包解析、将包分类成流、路由统计和计数器的维护、IP转译、IP表查找或者包封装和解封装。包处理器的最终应用可以针对协议栈的OSI传输层、网络层或应用层中的一个或多个层。

发明内容

本发明提供了一种混合可编程逻辑器件，其包括可编程现场可编程门阵列逻辑结构(例如，可编程逻辑元件)和多核分布式处理子系统(例如，多核处理器)。注意，术语“混合”指的是在相同器件(即，相同芯片)中集成可编程逻辑元件的结构和处理器的器件。在所提供的架构中，可编程逻辑元件可以提供“后期绑定”的硬件加速功能，这意味着可以在制造器件之后定义用于形成硬件加速功能的具体功能和逻辑架构。例如，通过在运行时编程混合可编程逻辑器件的软件，可编程逻辑元件可以被划分或分组为硬件加速器。还注意，术语“器件”指的是在此描述的混合可编程逻辑器件的任何实施例或者组合或者多个实施例。

本发明处理包含控制数据、报头数据和有效载荷数据的数据包。注意，“报头数据”指的是与包关联的管理信息，比如关于包的源和目的地的信息，包的数据加密或者是与包本身的消息分离的任何其他信息。此外，注意，“有效载荷数据”指的是给予包的消息的实际数据。此外，注意，“控制数据”指的是有效载荷数据的子集，其包括对指示或重新编程混合可重编程逻辑器件功能而言必要的信息。

在某些实施例中，混合可编程逻辑器件可以接收包括报头数据和有效载荷数据的数据包。器件可以包括可编程逻辑元件以及在可编程逻辑元件之间瓷砖式平铺的处理器。注意，术语“瓷砖式平铺”指的是排列处理器以使得它们在可编程逻辑元件之间交错或散布。例如，处理器可以在具有可编程逻辑元件的二维平面中被连续地排列以使得在连续的处理器之间没有其他的可编程逻辑元件。报头数据可以由可编程逻辑元件调度以用于向与处理器关联的处理线程分配。处理器可以在报头数据上使用由可编程逻辑元件提供的处理线程和硬件加速功能来执行包处理功能。

在某些实施例中，可以按照一种速度接收数据包，而处理器可以按照不同速度操作。调度电路可以在器件的输入和处理器之间以关于时钟速度异步的速率传输报头数据。

附图说明

当结合附图考虑以下详细描述时，本发明的上述和其他优点将显而易见，贯穿附图中，相同的参考符号指的是相同的部件，其中：

图1A是根据本发明的实施例的具有硬化数据总线和入口/出口的混合可编程逻辑器件；

图1B是根据本发明的实施例的包含邻接可编程逻辑元件的处理器的混合可编程逻辑器件的扩展视图；

图1C是根据本发明的实施例的包含在处理器和可编程逻辑元件之间的接口的混合可编程逻辑器件的扩展视图；

图2是根据本发明的实施例的到混合可编程逻辑器件上的包分类功能的图解映射；

图3是根据本发明的实施例的包分类功能的调度块的更详细视图；

图4是根据本发明的实施例的包分类功能的存储器接口的图解视图；

图5是根据本发明的实施例的调度电路；

图6是根据本发明的实施例的用于重新配置混合可编程逻辑器件的电路；

图7是根据本发明的实施例的包分类功能的出口块的更详细的视图；

图8是根据本发明的实施例的用于向混合可编程逻辑器件中的处理器路由数据包的例示性过程。

具体实施方式

典型地在专用硬件(比如ASIC功能块)中实现包处理功能。然而，必须灵活编程包处理功能，因为联网协议不断改变。因此，在允许用专用处理器的速度容易地重新配置的器件上实现包处理将是希望的。