[发明专利]多核处理的系统及方法有效
申请号: | 201410094015.9 | 申请日: | 2014-03-14 |
公开(公告)号: | CN104050066B | 公开(公告)日: | 2018-03-23 |
发明(设计)人: | M·L·奥利瓦雷兹;S·J·贝泽尔;R·N·厄尔里奇;R·A·麦克高万 | 申请(专利权)人: | 恩智浦美国有限公司 |
主分类号: | G06F11/26 | 分类号: | G06F11/26 |
代理公司: | 中国国际贸易促进委员会专利商标事务所11038 | 代理人: | 郭思宇 |
地址: | 美国得*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多核 处理 系统 方法 | ||
1.一种多核处理的方法,包括:
将调试信号从一组多个处理器内核同步到一个共同定时域;以及
通过为所述多个处理器内核的所有处理器内核共同的单一调试接口传送基于所述调试信号的调试消息以在共同定时间隔期间跟踪在所述多个处理器内核内完成的处理。
2.根据权利要求1所述的方法,其中所述调试消息包括基于所述多个处理器内核的至少两个处理器内核之间的处理器间通信IPC的IPC调试消息。
3.根据权利要求1所述的方法,还包括:
对在所述共同定时间隔期间在所述多个处理器内核内完成的处理加时间戳。
4.根据权利要求3所述的方法,其中所述加时间戳还包括:
从所述多个处理器内核的第一处理器内核获得用于所述加时间戳的定时信息。
5.根据权利要求3所述的方法,其中所述加时间戳还包括:
从耦合于所述多个处理器内核的系统互连获得用于所述加时间戳的定时信息。
6.根据权利要求1所述的方法,还包括:
基于从包括锁、互斥和旗语的组中选择的处理器间通信IPC生成跨越所述多个处理器内核的同步点以在所述共同定时间隔期间跟踪在所述多个处理器内核内完成的处理。
7.根据权利要求1所述的方法,还包括:
响应于在所述共同定时间隔期间跟踪在所述多个处理器内核内完成的处理,利用单一调试工具链提供调试结果。
8.根据权利要求7所述的方法,其中响应于在所述共同定时间隔期间跟踪在所述多个处理器内核内完成的处理利用单一调试工具链提供调试结果是在时间上连续的单一调试期中执行的。
9.根据权利要求1所述的方法,其中所述多个处理器内核包括至少两种不同类型的处理器内核。
10.根据权利要求1所述的方法,其中所述多个处理器内核的至少两种不同类型的内核不是同步的。
11.根据权利要求1所述的方法,还包括:
基于与所述多个处理器内核的第一处理器内核的定时信息同步,执行所述多个处理器内核的步调试。
12.根据权利要求1所述的方法,还包括:
基于与所述多个处理器内核耦合的系统互连的定时信息同步,执行所述多个处理器内核的步调试。
13.一种多核处理装置,包括:
多个处理器内核;
耦合于所述多个处理器内核以用于将调试信号从所述多个处理器内核同步到共同定时域的调试同步器;以及
耦合于所述调试同步器的调试接口,其中所述调试接口传送调试消息,所述调试消息参考关于所述共同定时域由所述多个处理器内核完成的处理的顺序。
14.根据权利要求13所述的装置,其中所述调试接口传送用于处理器间通信IPC的调试消息以在所述共同定时域的一个间隔内关联由所述多个处理器内核完成的处理。
15.根据权利要求13所述的装置,其中加时间戳被应用于由所述多个处理器内核完成的处理记录,其中所述加时间戳参考所述共同定时域。
16.根据权利要求13所述的装置,其中加时间戳被应用于由所述多个处理器内核完成的处理记录,其中所述加时间戳参考第一内核的时间。
17.根据权利要求13所述的装置,其中从包括锁、互斥和旗语的组中选择的处理器间通信IPC被用于生成调试同步点。
18.根据权利要求13所述的装置还包括:
为所述多个处理器内核中的所有处理器内核共同的单一共同调试控制接口。
19.根据权利要求13所述的装置,其中所述多个处理器内核的至少两个处理器是不同类型。
20.根据权利要求13所述的装置,其中所述多个处理器内核的至少两个处理器彼此异步。
21.根据权利要求13所述的装置,其中用于所述多个处理器内核中的所有处理器内核的调试是在时间上连续的单一调试期中执行的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司,未经恩智浦美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410094015.9/1.html,转载请声明来源钻瓜专利网。