[发明专利]芯片布置、芯片封装、以及用于制造芯片布置的方法在审
申请号: | 201410094901.1 | 申请日: | 2014-03-14 |
公开(公告)号: | CN104051364A | 公开(公告)日: | 2014-09-17 |
发明(设计)人: | A.沃尔特;T.迈尔 | 申请(专利权)人: | 英特尔德国有限责任公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L25/00;H01L21/56 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 臧霁晨;胡莉莉 |
地址: | 德国诺*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 布置 封装 以及 用于 制造 方法 | ||
本发明涉及芯片布置、芯片封装、以及用于制造芯片布置的方法。芯片布置可以包括半导体芯片;至少部分灌封半导体芯片的灌封层,该灌封层具有被配置成容纳电子器件的容纳区,该容纳区包括腔;以及部署在该容纳区中的电子器件。
技术领域
各种方面涉及芯片布置、芯片封装以及用于制造芯片布置的方法。
背景技术
在制造集成电路(IC)中,可以在与其他电子组件集成和/或分配之前封装该IC(其也可以被称为芯片或管芯)。该封装可以包括将芯片灌封在材料中,并且提供封装外部上的电接触以便提供到芯片的接口。除了别的之外,芯片封装可以提供免受周围空气或污染物的保护,提供机械支持,驱散热量并且降低机械损坏。
随着对IC的较大能力和特征需求的增加,包括例如传感器、振荡器和微机电系统(MEMs)的芯片可以被包括在IC封装中。这样的芯片例如可能需要自由的净空以便适当地起作用,和/或可能受到IC封装中应力(例如机械应力)的不利影响。因此,当前IC封装可能不适合于这样的芯片,并且可能需要封装这种芯片的新的方式。
发明内容
提供一种芯片布置,其可以包括:半导体芯片;至少部分灌封该半导体芯片的灌封层,该灌封层具有被配置成容纳电子器件的容纳区,该容纳区包括腔;以及部署在该容纳区中的电子器件。
提供一种芯片封装,其可以包括:半导体芯片;至少部分灌封该半导体芯片的灌封层;部署在该灌封层中的腔;以及部署在该腔中并且电耦合到该半导体芯片的电子器件。
提供一种芯片封装,其可以包括:半导体芯片;至少部分灌封该半导体芯片的灌封层;部署在该灌封层中的腔;以及部署在该腔之上并且被配置成密封该腔且电耦合到该半导体芯片的电子器件。
提供一种用于制造芯片布置的方法,其可以包括:提供半导体芯片;形成灌封层以便至少部分地灌封该半导体芯片;在该灌封层中形成腔;以及将电子器件部署在该腔中或之上。
附图说明
在附图中,遍及不同视图相似的参考字符通常指代相同的部分。不必按照比例来绘制附图,而是通常将重点放在图示本发明的原理上。在下面的描述中,参考下面的附图来描述本发明的各种方面,在其中:
图1示出嵌入式晶片级球栅阵列封装的横截面视图。
图2示出芯片布置的横截面视图。
图3示出包括完全部署在腔中的再分布层的芯片布置的横截面视图。
图4示出包括部署在腔中并且将电子器件耦合到再分布层的至少一个倒装芯片互连的芯片布置的横截面视图。
图5示出包括部署在半导体芯片和腔之间的灌封层中的至少一个模制通孔(through-mold-via)的芯片布置的横截面视图。
图6示出包括可以与半导体芯片的表面接触的至少一个倒装芯片互连的芯片布置的横截面视图。
图7示出包括半导体芯片和部署在灌封层的同一侧的腔的芯片布置的横截面视图。
图8示出包括部署在腔之上的电子器件的芯片布置的横截面视图。
图9示出在将电子器件部署在腔之上之前,灌封层、各向异性导电粘合剂以及涂覆有密封层的腔的俯视图。
图10示出包括将电子器件和至少一个模制通孔连接的至少一个接合线的芯片布置的横截面视图。
图11示出用于制造芯片布置的方法。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔德国有限责任公司,未经英特尔德国有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410094901.1/2.html,转载请声明来源钻瓜专利网。