[发明专利]连续时间过采样流水线模拟数字转换器

说明书

技术领域

本申请要求递交于2013年3月15的序列号为61/791,011的美国临时申请的优先权，该申请的全部内容特此通过引用合并于本申请中。

背景技术

模拟数字转换器（ADC）在涉及各领域中的信号处理的应用中具有各种用途，例如，用于与图像、视频、音频、数据存储和取回有关的处理。

典型的ADC可以具有流水线结构，其在多个级中具有多个采样保持电路或跟踪保持（T/H）电路，这使得ADC能够通过各级对信号进行离散时间处理。随着ADC在更新的应用中包含更高披露的带宽要求增加，ADC的采样率也增加。结果，T/H电路需要稳定的高速度会限制ADC的转换速度。另外，多个T/H电路及其时钟驱动器会占用宝贵的电路空间并且增加功耗。

因此，对于通过以连续时间形式执行信号处理以在提高性能的同时降低成本和功率要求来减小T/H电路的改进的ADC存在需求。

附图说明

图1示出了根据本公开的实施方案的转换器的简化框图。

图2示出了根据本公开的实施方案的转换器级的简化框图。

图3示出了根据本公开的实施方案的转换器级的简化框图。

图4示出了根据本公开的实施方案的延迟转换器的简化框图。

图5示出了根据本公开的实施方案的转换器级的放大器的简化框图。

图6示出了根据本公开的实施方案的转换器级的简化框图。

图7示出了根据本公开的实施方案的方法。

图8A-8D示出了根据本公开的实施方案的转换器级的信号图。

具体实施方式

根据本发明的示例性实施方案，一种转换器可以包括串联连接的多个转换器级。每个转换器级可以接收时钟信号和模拟输入信号，并且可以产生模拟输出信号和数字输出信号。每个转换器级可以包括产生数字输出信号的编码器、产生重构信号的译码器、产生延迟信号的延迟转换器以及产生残余信号的放大器，其中延迟信号可以是连续电流信号。

根据本发明的转换器可以包括流水线结构的ADC，其中每个转换器级可以基于模拟输入信号来产生粗粒度数字信号。每个转换器级还可以为流水线中的下一转换器级产生呈连续时间信号形式而不是离散时间形式的残余信号。因此，转换器可以是具有较低功率且更佳的宽带性能的改进的ADC设计。

图1示出了根据本公开的实施方案的转换器100的简化框图。

根据实施方案，转换器100可以包括以流水线形式或级联构造串联连接的多个转换器级110.1-110.N。

每个转换器级110.1-110.N都可以接收时钟信号CLK和相应的模拟输入电压信号V₀至V_{N-1}，并且可以产生相应的模拟电压输出信号V₁至V_N以及相应的数字输出信号D1<n-1:0>至DN<n-1:0>，其中n可以表示每个转换器级的位分辨率。虽然在图1中示出了所有的转换器级都具有用于数字分辨率的相同的n个位数，但是转换器级无需具有用于数字分辨率的相同的位数。另外，可以在转换器中实现多于三个的转换器级。

换言之，所有的转换器级可以接收相同的时钟信号，但是转换器级可以经由其相应的模拟输入信号和模拟输出信号串联连接或以级联构造连接。每个转换器级可以产生相应的数字输出信号，该数字输出信号可以组合以形成转换器100的总数字输出。

总输出信号可以基于来自转换器中的所有转换器级的所有的数字输出信号进行重构，并且可表示为：

V_IN(s)=D₁(s)+H^-1(s)D₂(s)+H^-2(s)D₃(s)+H^-3(s)D₄(s)+H^-4(s)D₅(s)+…

其中，如果每个转换器级都相同，D_x(s)是在频域中转换器级x处编码的数字输出信号乘以频域中的一个时钟的数字模拟转换器（DAC）波形（正弦波形，其中sinc(t)=sine(t)/t）并且H(s)是延迟转换器和放大器的组合传递函数。如果转换器级传递函数不同，则需要相应地修改等式。