[发明专利]直流电压产生电路及其脉冲产生电路

权利要求书

1.一种脉冲产生电路，用来在一输出端产生一脉冲信号，包含：

一P型场效晶体管，源极耦接一第一参考电压电平，漏极耦接所述输出端，栅极接收一第一栅极控制信号；

一N型场效晶体管，源极耦接一第二参考电压电平，漏极耦接所述输出端，栅极接收一第二栅极控制信号；以及

一逻辑电路，耦接所述P型场效晶体管的栅极和所述N型场效晶体管的栅极，用来依据一控制信号和一第一延迟信号产生所述第一栅极控制信号以及依据所述控制信号和一第二延迟信号产生所述第二栅极控制信号；

其中，所述第一延迟信号是所述第二栅极控制信号和所述控制信号经逻辑运算后并经过延迟的信号，以及所述第二延迟信号是所述第一栅极控制信号和所述控制信号经逻辑运算后并经过延迟的信号。

2.根据权利要求1所述的脉冲产生电路，其中，所述逻辑电路包含：

一第一逻辑单元，耦接所述P型场效晶体管的栅极，用来依据所述控制信号和所述第一延迟信号产生所述第一栅极控制信号；

一第二逻辑单元，耦接所述N型场效晶体管的栅极，用来依据所述控制信号和所述第二延迟信号产生所述第二栅极控制信号；

一第三逻辑单元，耦接所述P型场效晶体管的栅极和所述N型场效晶体管的栅极，用来依据所述第二栅极控制信号和所述控制信号产生一第一逻辑信号，并依据所述第一栅极控制信号和所述控制信号产生一第二逻辑信号；

一第一延迟单元，耦接于所述第三逻辑单元与所述第一逻辑单元之间，用来延迟所述第一逻辑信号以产生所述第一延迟信号；以及

一第二延迟单元，耦接于所述第三逻辑单元与所述第二逻辑单元之间，用来延迟所述第二逻辑信号以产生所述第二延迟信号。

3.根据权利要求2所述的脉冲产生电路，其中，所述第三逻辑单元包含：

一反相器，输入端接收所述控制信号；

一或门，一输入端耦接所述N型场效晶体管的栅极，另一输入端耦接所述反相器的输出端，输出端输出所述第一逻辑信号；以及一与门，一输入端耦接所述P型场效晶体管的栅极，另一输入端耦接所述反相器的输出端，输出端输出所述第二逻辑信号。

4.根据权利要求2所述的脉冲产生电路，其中，所述第一逻辑单元还依据所述第二栅极控制信号产生所述第一栅极控制信号，以及所述第二逻辑单元还依据所述第一栅极控制信号产生所述第二栅极控制信号。

5.根据权利要求4所述的脉冲产生电路，其中，所述第一逻辑单元包含：

一第一子逻辑单元，耦接所述N型场效晶体管的栅极与所述第一延迟单元，用来产生一第三逻辑信号以指示所述第二栅极控制信号与所述第一延迟信号之间的延迟时间；以及

一第二子逻辑单元，耦接所述第一延迟单元与所述第一子逻辑单元，用来依据所述第三逻辑信号和所述第一延迟信号产生所述第一栅极控制信号。

6.根据权利要求5所述的脉冲产生电路，其中，所述第一子逻辑单元为一SR锁存器，设置输入端接收所述第二栅极控制信号，重置输入端接收所述第一延迟信号，正相输出端输出所述第三逻辑信号。

7.根据权利要求5所述的脉冲产生电路，其中，所述第一子逻辑单元为一D型触发器，频率输入端接收所述第一延迟信号，数据输入端耦接一参考电压电平，设置输入端接收所述第二栅极控制信号，正相输出端输出所述第三逻辑信号。

8.根据权利要求4所述的脉冲产生电路，其中，所述第二逻辑单元包含：

一第一子逻辑单元，耦接所述P型场效晶体管的栅极与所述第二延迟单元，用来产生一第三逻辑信号以指示所述第一栅极控制信号与所述第二延迟信号之间的延迟时间；以及

一第二子逻辑单元，耦接所述第二延迟单元与所述第一子逻辑单元，用来依据所述第三逻辑信号和所述第二延迟信号产生所述第二栅极控制信号。

9.根据权利要求8所述的脉冲产生电路，其中，所述第一子逻辑单元为一SR锁存器，设置输入端接收所述第一栅极控制信号的反相信号，重置输入端接收所述第二延迟信号的反相信号，正相输出端输出所述第三逻辑信号的反相信号。