[发明专利]双端存储器的通态电流的控制

权利要求书

1.一种存储器器件，包括：

衬底层；以及

双端存储层，包括活性金属层、电阻型开关材料（RSLM）层、电阻层和欧姆接触层；

其中所述电阻层包括位于非晶相的第二半导体材料之上的多晶相的第一半导体材料。

2.根据权利要求1所述的存储器器件，其中所述衬底层包括互补金属氧化物半导体（CMOS）。

3.根据权利要求1所述的存储器器件，其中所述双端存储层包括电阻型随机存取存储器（RRAM）单元。

4.根据权利要求1所述的存储器器件，其中所述第一半导体材料是包括多晶硅锗（SiGe）的p型导电半导体材料。

5.根据权利要求1所述的存储器器件，其中所述第二半导体材料是包括非晶SiGe的p型电阻型半导体材料。

6.根据权利要求1所述的存储器器件，其中所述第一半导体材料的厚度处于大约5纳米至大约50纳米的范围内，而所述第二半导体材料的厚度处于大约20纳米至大约200纳米的范围内。

7.根据权利要求1所述的存储器器件，其中所述第一半导体材料的电阻率处于大约0.001欧姆厘米至大约0.5欧姆厘米的范围内，而所述第二半导体材料的电阻率处于大约5欧姆厘米至大约50欧姆厘米的范围内。

8.根据权利要求1所述的存储器器件，进一步包括包含第一导电金属的第一金属层、包含第二导电金属的第二金属层以及氧化物层，其中所述双端存储层位于所述第一金属层与所述第二金属层之间，而所述氧化物层位于所述第一金属层与所述衬底层之间。

9.根据权利要求8所述的存储器器件，其中：

所述活性金属层位于所述第二金属层与所述RSML层之间，并且包含银、钛或铜中的一种，并且；

所述RSML层位于所述活性金属层与所述电阻层之间并且包含厚度在1纳米至20纳米之间的氧化钛（TiO_x）层以及厚度在2纳米至10纳米之间的氧化硅（SiO_x）层；以及

所述欧姆接触层位于所述电阻层与所述第一金属层之间，并且包含p+型半导体材料，该p+型半导体材料具有5纳米至50纳米之间的厚度以及大约0.1欧姆厘米的电阻率。

10.一种系统，包括：

存储器，存储计算机可执行组件；以及

处理器，执行存储在所述存储器中的以下计算机可执行组件：

存储器制造组件，其促成包括衬底层和双端存储层的存储器器件的制造；

接收组件，其接收与在所述双端存储层中所包含的电阻层的目标通态电阻相关联的电阻数据；

计算组件，其根据该电阻数据来确定该电阻层的目标厚度。

11.根据权利要求10所述的系统，其中所述电阻层包括位于非晶相的第二半导体材料之上的多晶相的第一半导体材料。

12.根据权利要求11所述的系统，其中所述目标厚度与所述第一半导体材料的厚度有关。

13.一种制造存储器器件的方法，包括：

通过包括处理器的系统在衬底层上形成双端存储层；

在所述双端存储层中包括活性金属层、电阻型开关材料（RSLM）层、电阻层以及欧姆接触层；

在所述电阻层中包括非晶相的第一半导体材料；以及

在所述电阻层中包括位于所述第一半导体层上的多晶相的第二半导体材料层。

14.根据权利要求13所述的方法，其中所述包括所述第二半导体材料层进一步包括包含多晶硅锗（SiGe）的p型导电半导体材料。

15.根据权利要求13所述的方法，其中所述包括所述第二半导体材料层进一步包括具有大约0.001欧姆厘米至大约0.5欧姆厘米的电阻率以及大约5纳米至大约50纳米厚度的半导体材料。

16.根据权利要求13所述的方法，进一步包括接收与该电阻层的目标电阻相关的电阻数据。

17.根据权利要求16所述的方法，进一步包括基于所述电阻数据来确定所述电阻层的目标厚度。

18.根据权利要求16所述的方法，其中所述包括所述第二半导体材料层进一步包括根据所述目标厚度来形成所述第二半导体材料层。