[发明专利]存储装置及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种存储装置及其制造方法。

背景技术

内存可以分为易失性内存（Volatile memory）与非易失性内存（Non-volatile memory）两类。易失性内存在电源供应中断后，其内存所储存的数据便会消失；而非易失性内存即使电源供应中断，其内存所储存的数据并不会消失，重新供电后，就能够读取内存中的数据。因此，非易失性内存可广泛地应用在电子产品，尤其是可携带性产品。

随着存储装置的集成度提高与尺寸缩小，存储装置的漏电流（Leakage current）也跟着增加。当存储装置的井区中掺杂硼时，其边界区域的硼容易向外扩散（Out-Diffusion），以致井区边界区域的硼的掺杂浓度小于井区中间区域的硼的掺杂浓度。如此一来，当操作存储装置时，其临界电压（Threshold Voltage,Vt）则会随着井区内不同的掺杂浓度而有所变动。当临界电压的变动增大时，存储装置的可靠性（Reliability）则会随之降低。

由于先前技术是在井区的边界区域进行额外的离子注入工艺以补偿井区的边界区域向外扩散后的掺杂浓度。然而，此技术方案却会造成井区上的隧穿介电层的表面损伤且降低隧穿介电层的应力（Stress），使得其临界电压位移（Vt shift）。为了改善临界电压位移的现象，则必须增加隧穿介电层的厚度。但隧穿介电层的厚度增加会导致其操作电压增加，此结果并不乐见于高集成度的元件上。因此，如何减少存储装置的漏电流且改善其临界电压的均匀性（Uniformity）则成为一门极需解决的课题。

发明内容

本发明的目的在于提供一种存储装置及其制造方法，可改善存储装置的临界电压的均匀性。

本发明的目的是采用以下技术方案来实现的。一种存储装置，包括：井区，位于衬底中；隧穿介电层，位于该井区上；第一导体层，位于该隧穿介电层上；隔离结构，位于该第一导体层、该隧穿介电层、该井区以及该衬底中；以及阻障层，位于该隔离结构与该井区之间。

本发明的目的还可采用以下技术措施进一步实现。

较佳的，前述的存储装置，更包括：栅间介电层，位于该第一导体层的顶面与该隔离结构的顶面上；以及第二导体层，位于该栅间介电层上。

较佳的，前述的存储装置，其中该阻障层更延伸位于该隔离结构与该第一导体层之间。

较佳的，前述的存储装置，其中该阻障层包括含氮材料。

较佳的，前述的存储装置，其中该含氮材料包括氮化硅或氮氧化硅。

本发明的目的还采用以下技术方案来实现的。一种存储装置的制造方法，包括：提供衬底；在该衬底中形成井区；在该井区上形成隧穿介电层；在该隧穿介电层上形成第一导体层；在该第一导体层、该隧穿介电层、该井区以及该衬底中形成沟渠；以及进行表面处理工艺，使得该沟渠的侧面与底面上形成阻障层。

本发明的目的还可采用以下技术措施进一步实现。

较佳的，前述的存储装置的制造方法，其中该表面处理工艺包括氮化处理、氮氧化处理或等离子体处理。

较佳的，前述的存储装置的制造方法，其中该表面处理工艺包括氮化处理，且该氮化处理包括热处理、等离子体处理或氮氧化处理。

较佳的，前述的存储装置的制造方法，其中该阻障层包括含氮材料。

较佳的，前述的存储装置的制造方法，其中该含氮材料包括氮化硅或氮氧化硅。

借由上述技术方案，本发明存储装置及其制造方法至少具有下列优点及有益效果：本发明可利用上述阻障层来防止或减少井区与第一导体层中掺杂的掺质向外扩散，减少井区与第一导体层的掺质的掺杂浓度在边界区域与中间区域的差异。如此一来，井区与第一导体层的边界区域较不会产生漏电流的现象，进而改善本发明的存储装置的临界电压的均匀性以及隧穿电流的均匀性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1A至图1G为依照本发明实施例所绘示的存储装置的制造流程剖面示意图。

【主要元件符号说明】

10：沟渠                                           20：隔离结构