[发明专利]形成FinFET半导体设备的低缺陷取代鳍部的方法及其所产生的设备

说明书

技术领域

一般而言，本揭露关于场效晶体管(FET)半导体设备的制造，并且更具体地说，关于形成鳍式场效晶体管(FinFET)半导体设备的低缺陷取代鳍部的各种方法以及其所产生的设备结构。

背景技术

如CPU、储存设备、ASIC（特殊应用集成电路）及诸如此类先进集成电路的制造需要按照所指定的电路布局在给定的芯片区域中形成大量电路组件，其中所谓的金属氧化物场效晶体管（MOSFET或FET）代表一种重要的电路组件，其实质决定集成电路的效能。习知的FET为平面型设备，其通常包括源极区、漏极区、位于源极区与漏极区之间的沟道区、以及位于沟道区上面的栅极电极。流经FET的电流是受控于施加至栅极电极的电压。例如，对于NMOS设备而言，若没有电压施加至栅极电极，则没有电流通过NMOS设备（忽略不理想的漏电流，其相对较小）。然而，当适度正电压施加于栅极电极时，NMOS设备的沟道区变导通，并且让电流通过导电沟道区在源极区与漏极区之间流动。

为了改良FET的操作速度，也为了增加集成电路设备上FET的密度，设备设计师过去数十年来已大幅缩减FET的实体尺寸。更具体地说，FET的沟道长度已显著缩短，这已改良FET的切换速度并且降低FET的操作电流与电压。然而，FET沟道长度的缩短同样也缩短了源极区与漏极区之间的距离。在某些情况下，此介于源极与漏极之间的间隔缩短导致难以使源极区与沟道的电位有效免于漏极电位造成的负面影响。这有时称为所谓的短沟道效应，其中FET作为主动式切换器的特性会遭到衰减。

对比于平面型FET，有所谓的3D设备，如例示性FinFET设备，其属于三维结构。更具体地说，在FinFET中，形成的是普遍垂直而置的鳍形主动区，并且栅极电极包围此鳍形主动区的两侧与上表面以形成三栅结构，而非平面型结构，以便使用具有三维结构的沟道。在某些情况下，例如氮化硅的绝缘覆盖层置于鳍部的顶部，并且FinFET设备仅具有双栅结构（仅侧壁）。不同于平面型FET，在FinFET设备中，沟道垂直于半导电基底的表面而成，用以缩减半导体设备的实体尺寸。还有，在FinFET中，位于设备的漏极区处的接面电容大幅降低，此易于显著降低短沟道效应。在对FinFET设备的栅极电极施加适当电压时，鳍部的表面（以及表面附近的内部部位），亦即鳍部的垂直取向侧壁与顶部上表面，形成有助于电流导通的表面反转层或容积反转层(volume inversion layer)。在FinFET设备中，「沟道宽度」估计为大约两倍(2×)垂直鳍部高度加上鳍部顶部表面的宽度，亦即鳍部宽度。可在与平面型晶体管设备的占板面积(foot-print)相同的占板面积中形成多重鳍部。因此，对于给定的绘图空间(plot space)（或占板面积），FinFET易于能够产生比平面型晶体管设备显著更高的驱动电流密度。另外，由于FinFET设备上「鳍部」沟道的栅极静电控制优良，故FinFET设备在设备「关闭(OFF)」后的漏电流相较于平面型FET的漏电流显著降低。简言之，FinFET设备的3D结构相较于平面型FET属于优良的MOSFET结构，尤其是20纳米(nm)及以下的CMOS技术节点。

常进行用以形成FinFET设备的一种处理流程包括在基底中形成多个凹槽，用以界定将形成STI区的区域并且用以界定鳍部的初始结构，而且为了简化处理可在相同处理作业期间于基底中形成这些凹槽。在某些情况下，凹槽按照要求设计成具有相同间距(pitch)（为了在光刻期间得到较佳分辨率）并且其深度与宽度做成一样（为了简化处理及各种功能要求），其中凹槽的深度对于所要求的鳍部高度是足够的，并且深到足以使有效STI区形成。形成凹槽之后，形成一层如二氧化硅之类的绝缘材料以便过量填充凹槽。之后，进行化学机械研磨(CMP)制程以平整化绝缘材料的上表面与鳍部的顶部（或图案化硬掩膜的顶部）。之后，进行回蚀刻(etch-back)制程使介于鳍部之间的绝缘材料层凹陷从而曝露鳍部的上部位，其对应于鳍部的最终鳍部高度。

设备制造商在生产效能提升且生产成本比前世代设备更低的集成电路产品上面临不断的压力。因此，设备设计师将大量的时间与精力花在最大化设备效能，同时也在寻找降低制造成本并且改良制造可靠度的方式。关于3D设备，设备设计师已耗费许多年并且使用各种技术努力改良此类设备的效能能力及可靠度。设备设计师目前正使用如所谓III-V族材料之类的替代半导体材料研究制造FinFET设备，用意是在增强此类设备的效能能力，例如使低电压操作成为可能。然而，此类替代材料在硅基底（产业界所使用的主导基底）上的整合由于介于此类材料与硅之间的晶格常数的差异颇大而属于重要议题。