[发明专利]一种面向多核的可重构容错系统及方法在审
申请号: | 201410101450.X | 申请日: | 2014-03-18 |
公开(公告)号: | CN103870353A | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 张少林;杨孟飞;刘鸿瑾;肖爱斌;刘波;华更新;吴一帆;杨桦;刘淑芬;姜宏;王若川;吴军;谭彦亮;曹志威 | 申请(专利权)人: | 北京控制工程研究所 |
主分类号: | G06F11/07 | 分类号: | G06F11/07 |
代理公司: | 中国航天科技专利中心 11009 | 代理人: | 安丽 |
地址: | 100080 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 面向 多核 可重构 容错 系统 方法 | ||
技术领域
本发明涉及一种面向多核的可重构容错系统及方法,适用于在空间恶劣环境下的星载计算机系统设计。
背景技术
当前空间任务对以星载计算机为代表的空间电子系统提出了更高的性能需求,主要表现在系统的体积、功耗、性能、可靠性等。传统星载计算机面临着更新换代的需求,迫切需要寻找一种新的系统架构。
片上系统(SoC)技术作为一种新的专用集成芯片设计方法,在民用和军事应用领域获得了快速发展,尤其是多核片上系统(MPSoC)凭借其高集成、低功耗、高性能、高可靠的特点逐渐为国内外航空航天机构所采纳。但是传统基于AISC设计的片上系统存在诸多问题,大多数片上系统采用ASIC设计而成,设计开发成本较高;AISC一经完成如若修改则需要重新进行设计,加剧了研制成本且周期较长。随着元器件工艺水平的不断进步,尤其是大规模可编程逻辑器件的出现和大量应用,基于可编程逻辑的可重构技术的为解决上述ASIC设计面临的问题提供了新的思路,尤其是可编程逻辑器件的出现和大规模应用以及设计工具方法的不断进步,使得用户能够在原有软硬件资源基础上对已完成设计进行修改,实现系统的功能扩展,提高了设计灵活性。
将可重构技术应用于多核片上系统设计中,通过对关键模块的重构可实现系统功能的扩展,此外还可以利用重构来完成对软硬件故障的恢复。目前面向多核的可重构片上系统逐渐成为国内外各大宇航机构的重要研究方向,如NASA从2009年起研制推出的可重构高性能四核星载计算机—SpaceCube,处理性能已经比当前NASA最强计算机增强了10多倍。可重构多核片上系统能够将传统庞大的冗余容错系统集成到集成芯片内实现,并采用了可重构设计方法,在降低体积、重量和功耗的同时,大大提高了系统的性能和可靠性。尤其是SRAM型FPGA支持对器件进行在线动态重配置,不仅可以在线对其某一区域单元进行重配置实现对应电路逻辑功能的改变,还可以通过对故障区域的在线部分重配置实现故障恢复。可重构技术不仅可以实现了系统的功能扩展,同时也提高了系统的可靠性。
然而,可重构多核片上系统仍面临着很多待解决的问题:系统的设计验证较复杂,缺乏良好的指导方法及验证手段;基于动态重配置的重构技术,充分利用了SRAM型FPGA的可动态部分重配置特点,但是在空间环境中SRAM型FPGA面临着严峻的空间辐射问题,需要考虑加固设计问题;目前的可重构过程大多需要人为事先设计,而对用户透明的自动化重构研究还处于初级阶段;另外,国内尤其是航天领域对可重构多核片上系统的研究明显落后于国内相同领域,有必要研究具备自主知识产权的可重构多核片上系统。
发明内容
本发明的技术问题:克服现有技术的不足,提供一种面向多核的可重构容错系统及方法,为满足当前星载处理器亟需更新换代的需求,通过多核处理器工作模式的重构来提高了系统的可靠性和容错能力,使得其能够适用于深空探测等复杂、恶劣环境下的工程应用。
本发明技术解决方案:一种面向多核的可重构容错系统,包括:处理器单元、容错控制系统和存储单元;其中:
处理器单元(PE,Processor Element)负责数据处理和命令执行;所述处理器单元采用四模冗余设计,在同一芯片内部集成了四个完全一样的处理器单元;四个处理器单元在容错控制系统的控制下组成冗余容错模式,每个处理器单元接收相同的处理任务,在全局同步时钟的驱动下进行数据和命令的执行,处理得到的结果输出到容错控制系统的表决器模块进行数据比对;
容错控制系统,实现容错处理和故障修复功能,包括表决器、重构容错控制模块和I/O控制模块;表决器负责接收四个处理器单元的数据输出,利用纯硬件逻辑来实现四个处理器单元输出结果进行表决,并将表决结果输出给I/O控制模块和重构容错控制模块;
重构容错控制模块,根据表决器和四个处理器单元的状态来完成对故障核的隔离、修复和同步;当有一个处理器单元发生故障时,重构容错控制模块识别发生故障的处理器单元,通过切断其数据输入并置该处理器单元健康状态为无效,将有故障的处理器单元从系统任务处理中隔离出来;同时进行系统工作模式的降级,即从QMR降级到三模冗余模式(TMR)或从TMR降级到二模冗余模式(DMR),保证系统能够以一个较高的可靠性运行;当故障核修复完成后,在操作系统和重构容错控制模块的控制下,新的处理器单元重新加入到系统任务处理中,同时系统完成工作模式的升级;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京控制工程研究所,未经北京控制工程研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410101450.X/2.html,转载请声明来源钻瓜专利网。