[发明专利]一种电平移位电路

说明书

技术领域

本发明涉及集成电路技术领域，具体涉及一种适用于浮动电源轨中的电平移位电路。

背景技术

电平移位电路用于将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出级的控制，属于高压器件的控制技术领域，在开关电源、电机驱动、PDP显示等方面得到了广泛的应用。

随着新一代的功率器件（如：GaN FET，SiC FET，IGBT等）应用的不断发展，功率器件的开关频率有了很大的提高，功率器件能量损耗也不断减小。电平移位电路作为连接控制电路与输出驱动级的关键电路，发展的趋势也必将是：快速响应和低功耗。常规的电平移位电路中，输出级上拉PMOS管与下拉NMOS管之间同时导通会导致电平移位电路存在功耗、切换时间与传输延迟的问题。快速响应意味着功耗增大，现有的电平移位技术不能同时满足快速响应与低功耗，无法体现和发挥出新型功率器件高频和低能耗特性。

发明内容

本发明所要解决的，就是针对上述传统电平移位电路存在的问题，提出了一种具有快速响应能力和低功耗特点的电平移位电路。

本发明解决上述技术问题所采用的技术方案是：一种电平移位电路，包括快速响应电路和低功耗电平维持电路，其特征在于，所述快速响应电路包括PMOS管M12、M13、M14、M15、M17、M18，NMOS管M00、M01、M03、M04、M05、M07、M10、M11、M16、M19，CMOS反相器INV1、INV2、INV3、INV4、INV5、INV6，二极管D1、D2、D3、D4和电容C1、C2；

所述低功耗电平维持电路包括PMOS管M26、M27、M33、M34、M35、M36、M37、M38、M39、M42、M43、M44，NMOS管M20、M21、M22、M23、M30、M31、M38、M40、M41、M45、M46，二极管D5、D6、D7、D8和电阻R1、R2、R3；其中，

如图1所示，一个外部信号输入端连接INV1的输入端和M01的栅极，另一个外部输入信号端连接INV4的输入端和MO5的栅极，INV1的输出端连接INV2的输入端和M21的栅极，INV4的输出端连接INV5的输入端和M20的栅极；

INV2的输出端连接C1的负极和INV3的输入端，INV3的输出端连接M00的栅极，M00的漏极和M01的源极连接，M01的漏极与D1的正极和M03的源极连接，M03的栅极、D1的负极、INV1的正极、INV2的正极、INV3的正极、C1的正极均接电源电压，INV1的负极、INV2的负极、INV3的负极和M00的源极均接地；

INV5的输出端连接C2的负极和INV6的输入端，INV6的输出端连接M04的栅极，M04的漏极和M05的源极连接，M05的漏极与D3的正极和M07的源极连接，M07的栅极、D3的负极、INV4的正极、INV5的正极、INV6的正极、C2的正极均接电源电压，INV4的负极、INV5的负极、INV6的负极和M04的源极均接地；

M03的漏极与D2的负极、M13的漏极和栅极、M12的栅极、M15的栅极连接，M07的漏极与D4的负极、M17的漏极和栅极、M18的栅极、M14的栅极连接；

M12的漏极与M10的漏极连接作为一个输出端LC，M18的漏极和M19的漏极连接作为另一个输出端LD；

M10的栅极与M11的栅极和漏极、M14的漏极连接，M19的栅极与M16的栅极和漏极、M15的漏极连接；

M12的源极、M13的源极、M14的源极、M15的源极、M17的源极、M18的源极均接浮动电源电压HBA，M10的源极、M11的源极、M16的源极、M19的源极、D2的正极和D4的正极均接浮动电源地电位HS；

如图3所示，M20的漏极与D6的正极和M22的源极连接，M21的漏极与D5的正极和M23的源极连接，D5的负极、D6的负极、M22的栅极和M23的栅极均接电源电压，M20的源极和M21的源极均接地；

M22的漏极连接M26的漏极，M23的漏极连接M27的漏极，M26的源极与D7的负极、R2的一端和M35的栅极连接，M27的源极与D8的负极、R1的一端和M34的栅极连接；

M34的漏极与R2的另一端和M32的栅极连接，M35的漏极与R1的另一端、M36的漏极和M33的栅极连接；