[发明专利]信号倍频电路、方法及所适用的设备

权利要求书

1.一种信号倍频电路，其中，所述信号倍频电路包含信号输入端，其特征在于，还包括：

与所述信号输入端相连的频率判定控制单元，包括：判定输入端、第一选通端、第二选通端、第三选通端、第四选通端、和第一输出端、第二输出端，其中，所述第一选通端和第二选通端所接收的信号从所述第一输出端予以输出，所述第三选通端和第四选通端所接收的信号从所述第二输出端予以输出；所述频率判定控制单元用于将所述输入信号的频率与预设的阈值进行比较，在确定所述输入信号的频率大于所述阈值时，控制所述第一选通端和第三选通端选通，在确定所接收的输入信号的频率不大于所述阈值时，控制所述第二选通端和第四选通端选通；

与所述信号输入端、第二选通端相连的数字倍频单元，用于将所述信号输入端所输入的输入信号的周期进行整数倍的计数采样，并根据所述输入信号的周期调整所述采样信号的周期，将调整后的采样信号进行倍频处理并输至所述第二选通端；

与所述第一输出端、第二输出端相连的模拟锁相环，其中，所述模拟锁相环的输出端还与所述第四选通端相连，用于根据所述第二输出端所输出的信号对所述第一输出端所输出的信号进行模拟的倍频处理；

与所述模拟锁相环的输出端相连的分频器，用于按照预设的倍频倍数对所接收的信号进行分频处理，并输出至所述第三选通端。

2.根据权利要求1所述的信号倍频电路，其特征在于，所述数字倍频单元包括：

与所述信号输入端相连的计数测频器，用于根据预设的时钟信号对所述信号输入端所输出的输入信号的周期进行整数倍的计数采样，以得到对应所述输入信号的周期的采样信号，并将所述采样信号予以输出；

与所述信号输入端和计数测频器相连的倍频信号发生器，用于按照所述输入信号的周期对所述计数测频器所输出的采样信号进行同步确认，当确认某一周期不同步时，调整相应周期内的采样信号中的时钟信号的脉冲宽度，并将倍频后的信号输出至所述第二选通端。

3.根据权利要求2所述的信号倍频电路，其特征在于，所述频率判定控制单元包括：

通过所述计数测频器与所述信号输入端相连的频率判定器，用于将所述计数测频器所输出的采样信号的频率与预设的阈值进行比较，并将比较结果予以输出；

与所述频率判定器相连的选通模块，用于在所述频率判定器所输出的比较结果为大于所述阈值时，控制所述第一选通端和第三选通端选通，在所述频率判定器所输出的比较结果为不大于所述阈值时，控制所述第二选通端和第四选通端选通。

4.根据权利要求3所述的信号倍频电路，其特征在于，所述选通模块包括：第一选通器包括：与所述频率判定器相连的第一选通器的控制端、所述第一选通端、第二选通端和第一输出端；以及第二选通器包括：与所述频率判定器相连的第二选通器的控制端、所述第三选通端、第四选通端和第二输出端，其中，所述第一输出端和第二输出端分别连接所述模拟锁相环的两个输入端。

5.根据权利要求1所述的信号倍频电路，其特征在于，所述频率判定控制单元、数字倍频单元、分频器集成在FPGA或CPLD中。

6.一种包含信号倍频的设备，其特征在于，所述设备中包含如权利要求1至5中任一所述的信号倍频电路。

7.一种信号倍频的方法，应用于信号倍频电路中，其中，所述信号倍频电路包括：模拟锁相环、与所述模拟锁相环的输出端相连的分频器、和数字倍频单元，其特征在于，包括：

接收待倍频的输入信号，并确定所述输入信号的频率；

将所确定频率与预设的阈值进行比较，在确定所述输入信号的频率大于所述阈值时，令所述输入信号和所述分频器按照倍频倍数所分频后的信号输至所述模拟锁相环，以进行信号倍频处理，以及在确定所接收的输入信号的频率不大于所述阈值时，令所述输入信号输至所述数字倍频单元，由所述数字倍频单元将所述输入信号的周期进行整数倍的计数采样，并根据所述输入信号的周期调整所述采样信号的周期，将调整后的采样信号进行倍频处理并予以输出；

在所述输入信号通过所述数字倍频单元进行信号倍频处理后，所述信号倍频的方法还包括：将数字倍频后的信号输至所述模拟锁相环，以进行滤波处理。