[发明专利]存储系统及标记存储器

说明书

技术领域

本发明有关于存取缓冲数据（例如，高速缓存数据），特别是有关于具有与相同数据存储线（例如，相同的高速缓存线）相关联、用于数据回收的多个标记条目的存储系统以及相关的标记存储器。

背景技术

在现有的存储系统中，当与处理数据的时间相比时，处理器存取数据（例如，指令）时间很长。因此，在处理器的输入端形成了瓶颈。高速缓冲存储器有利于减少处理器存取信息的时间。当高速缓冲存储器包括请求的信息时，该事务处理（transaction）被认为是高速缓存命中（cache hit）。当高速缓冲存储器不包括请求的信息时，该事务处理被认为是高速缓存缺失（cache miss）。在通常情况下，命中率为高速缓冲存储器的关键性能指标。如何提高命中率成为本领域的一个问题。

高速缓冲存储器可以为全相联高速缓存（fully associative cache）、直接映射高速缓存（direct-mapped cache）、组相联高速缓存（set-associative cache）。组相联高速缓存是全相联高速缓存和直接映射高速缓存之间的混合形式，并且组相联高速缓存的硬件复杂性/延迟被认为是介于全相联高速缓存和直接映射高速缓存的硬件复杂性/延迟之间。现有的设计可能会尝试增加组路来提高组相联高速缓存的命中率。然而，增加组路的益处有限。举例来说，当组路数由8变为16时，命中率将不会提高太多，但是门数和复杂性将会增加。除增加组路之外，现有的设计还可以修改采用的替换规则（replacement rule），但是此方法也使提高命中率受到限制。

发明内容

有鉴于此，本发明提出一种存储系统及标记存储器。

依据本发明第一实施方式，提供一种存储系统。该存储系统包括：数据存储器；标记存储器，包括：多个第一标记条目，该多个第一标记条目中的每一个与分配于该数据存储器中的多个数据存储线中的一个数据存储线相关联；以及多个第二标记条目；以及控制器，耦接于该数据存储器和该标记存储器之间，该控制器将在该标记存储器中的特定的第二标记条目设置为与特定的数据存储线相关联，该特定的数据存储线与在该标记存储器中的特定的第一标记条目相关联。

依据本发明第二实施方式，提供一种标记存储器。该标记存储器包括：多个第一标记条目，该多个第一标记条目中的每一个与分配于该数据存储器中的多个数据存储线中的一个数据存储线相关联；以及多个第二标记条目；其中，将特定的第二标记条目设置为与特定的数据存储线相关联；该特定的数据存储线与特定的第一标记条目相关联。

本发明所提出的存储系统及标记存储器，可以增加命中率并降低访存流量。

附图说明

图1为根据本发明实施方式的存储系统的示意图。

图2为图1所示的存储系统中用于侦测高速缓存命中/缺失的决策逻辑的实施方式的示意图。

图3为通过图1所示的存储系统执行读操作的流程图。

图4为根据本发明实施方式的在标记存储器中的标记条目的第一布置的示意图。

图5为根据本发明实施方式的在标记存储器中的标记条目的第二布置的示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应当理解，电子设备制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或通过其他装置或连接手段间接地电气连接至所述第二装置。