[发明专利]制造半导体装置的方法和半导体装置

说明书

本发明涉及制造半导体装置的方法和半导体装置。提供了一种具有改善的可靠性的半导体装置。逻辑芯片（第一半导体芯片）和层叠体（第二半导体芯片）被依次堆叠在布线衬底之上。在布线衬底之上形成的对准标记与在逻辑芯片的正面上形成的对准标记对准，由此逻辑芯片被安装在布线衬底之上。在逻辑芯片的背面上形成的对准标记与在层叠体的正面上形成的对准标记对准，由此层叠体被安装在逻辑芯片LG的背面之上。

相关申请的交叉引用

将2013年3月22日提交的日本专利申请No.2013-061087的公开内容（包括说明书、附图以及摘要）通过参考全部并入在本申请中。

技术领域

本发明涉及半导体装置的制造技术，并且更具体地，涉及有效地应用于具有安装在另一个半导体芯片之上的半导体芯片的半导体装置的技术。

背景技术

日本未经审查的专利公开No.2001-217387（专利文献1）公开了一种用于堆叠半导体芯片的方法，其包括分别在母芯片（parent chip）（固定装置）的表面上和子芯片（childchip）（半导体芯片）的表面上形成对准标记，并且基于对准标记的检测结果将子芯片堆叠在母芯片之上使得两个芯片上的相应的对准标记彼此面对。

日本未经审查的专利公开No.2011-187574（专利文献2）公开了一种半导体装置，其包括在布线衬底和多个存储芯片的层叠体之间具有贯穿（penetrating）电极的半导体芯片。

[相关技术文献]

[专利文献1]

[专利文献1]

日本未经审查的专利公开No.2001-217387

[专利文献2]

日本未经审查的专利公开No.2011-187574

发明内容

本申请的发明人已经研究了用于改善包括堆叠在布线衬底之上的半导体芯片的层叠体的半导体装置的性能的技术。作为该技术之一，所谓的系统级封装（system inpackage，SiP）半导体装置已经被研究，其仅仅通过其中安装有多个半导体芯片（例如，存储芯片和用于控制该存储芯片的控制芯片）的一个半导体装置来形成系统。

用于堆叠半导体芯片的方法包括如下的方法，其包含将一个（上）半导体芯片的电极布置和堆叠为面对另一个（下）半导体芯片并且经由导电部件（诸如焊料（solder）材料）电学连接相应的电极。这个方法在没有布线的情况下将堆叠的半导体芯片连接在一起，并且因此可以减少半导体芯片之间的传输距离。

为了从改善半导体装置的可靠性的观点电气连接电极，必须改善上半导体芯片相对于下半导体芯片的对准精度。

在阅读结合附图的以下详细描述之后将更好理解本发明的其它问题和新的特征。

根据本发明的一个实施例的用于制造半导体装置的方法包括（a）将第一半导体芯片安装在布线衬底之上使得第一半导体芯片的第一主表面面对布线衬底的步骤。该制造方法还包括（b）将第二半导体芯片安装在布线衬底之上使得第二半导体芯片的第二主表面面对第一半导体芯片的第一背面的步骤。在上述步骤（a）中，在检测和对准布线衬底上形成的第一对准标记和在第一半导体芯片的第一主表面侧形成的第二对准标记之后，安装第一半导体芯片。在上述（b）步骤中，在检测和对准在第一半导体芯片的第一背面侧形成的第三对准标记和在第二半导体芯片的第二主表面侧处形成的第四对准标记之后，安装第二半导体芯片。多个第一背面侧焊盘被形成在第一背面上，并且多个第二主表面侧焊盘被形成在第二主表面上。在上述步骤（b）中，第一背面侧焊盘经由分别形成在第二主表面侧焊盘上的外部端子而与第二主表面侧焊盘电气连接。

根据本发明的该一个实施例，可以改善半导体装置的可靠性。

附图说明