[发明专利]控制栅极刻蚀方法有效
| 申请号： | 201410106533.8 | 申请日： | 2014-03-20 |
| 公开（公告）号： | CN103887160B | 公开（公告）日： | 2017-10-03 |
| 发明（设计）人： | 秦伟;高慧慧;杨渝书 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海申新律师事务所31272 | 代理人： | 吴俊 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 控制 栅极 刻蚀 方法 | ||
1.一种控制栅极刻蚀方法，应用于闪存存储器中，其特征在于，所述方法包括如下步骤：
提供一闪存存储器的存储单元区结构，所述存储单元区结构由下至上依次包括设置有浅槽隔离的衬底、栅极介质层、多晶硅浮动栅极、多晶硅间介质层、多晶硅控制栅极和掩膜层，所述多晶硅浮动栅极位于所述衬底中不含有浅槽隔离的区域的上方；
进行光刻工艺和刻蚀工艺使所述掩膜层中形成开口；
以所述掩膜层为掩膜对所述多晶硅控制栅极进行刻蚀，使所述刻蚀停止于所述多晶硅间介质层，保留位于所述浅槽隔离上的控制栅极部分；
进行多晶硅控制栅极过刻蚀，以去除位于所述浅槽隔离上的控制栅极部分；
对所述多晶硅间介质层进行第一步刻蚀工艺步骤，去除所述多晶硅浮动栅极和所述浅槽隔离上方的多晶硅间介质层；
对所述多晶硅间介质层进行第二步刻蚀工艺步骤，采用具有各向同性的刻蚀能力刻蚀气体进行刻蚀，且所述刻蚀气体对多晶硅间介质层具有较高的刻蚀选择比，去除所述隔离浮动栅极层侧壁的所述多晶硅间介质层；
对所述隔离浮动栅极层进行刻蚀；
其中，所述刻蚀气体在一个高功率等离子源中形成；使用CF4或CHF3作为刻蚀气体。
2.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述高功率等离子源使用0-20V的偏压功率设定。
3.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述刻蚀气体气压值为3-5mTorr。
4.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述刻蚀气体流量为100-200sccm。
5.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述第二步刻蚀工艺步骤的工艺刻蚀时间视所述多晶硅间介质层厚度与所述第二步刻蚀工艺步骤的工艺刻蚀速率而定。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410106533.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
