[发明专利]一种提高B4-Flash器件耐久性的方法有效
| 申请号： | 201410106616.7 | 申请日： | 2014-03-20 |
| 公开（公告）号： | CN103972179A | 公开（公告）日： | 2014-08-06 |
| 发明（设计）人： | 陈精纬 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 吴俊 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 提高 b4 flash 器件 耐久性 方法 | ||
1.一种提高B4-Flash器件耐久性的方法，其特征在于，所述方法包括：
S1：由下到上堆叠N阱衬底、隧穿氧化层、浮动栅极层以及氮化硅层形成一堆叠器件，并从所述堆叠器件上表面直至所述N阱衬底内部设置有一倒梯形的沟槽，在所述沟槽内部填充满二氧化硅并完全覆盖所述氮化硅层；
S2：去除所述氮化硅上表面、所述氮化硅内部以及部分所述浮动栅极层内部的二氧化硅形成一浅沟槽隔离结构；
S3：刻蚀去除所述浮动栅极层上表面的氮化硅层，在所述浅沟槽隔离结构以及所述浮动栅极层的上表面依次覆盖ONO层和控制栅极层；
S4：通过刻蚀工艺去除所述N阱衬底上方多余的隧穿氧化层、浮动栅极层、ONO层和控制栅极层，并形成堆叠栅极结构；
S5：在所述堆叠栅极结构两侧的N阱衬底内形成源区和漏区，所述源区的结深大于所述漏区的结深；
S6：制备第一刻蚀阻挡层覆盖暴露在所述源区一侧的N阱衬底上表面以及堆叠栅极结构靠近源区的侧壁上；
S7：在所述第一刻蚀阻挡层上方制备第一绝缘层；
S8：在所述第一绝缘层和所述第一刻蚀阻挡层中位于所述源区上方的部分进行刻蚀，使刻蚀停止于所述源区的表面，形成第一互连区域；
其中，所述刻蚀阻挡层的刻蚀选择比为16:1～20:1。
2.如权利要求1所述的一种提高B4-Flash器件耐久性的方法，其特征在于，所述浅沟槽隔离结构的上表面到N阱衬底上表面的距离为95nm～105nm。
3.如权利要求1所述的一种提高B4-Flash器件耐久性的方法，其特征在于，对所述堆叠栅极结构两侧的所述N阱衬底中注入P型离子，以形成所述源区和漏区。
4.如权利要求1所述的一种提高B4-Flash器件耐久性的方法，其特征在于，所述刻蚀阻挡层为氮化硅薄膜。
5.如权利要求1所述的一种提高B4-Flash器件耐久性的方法，其特征在于，通过湿法刻蚀形成所述浅沟槽隔离结构。
6.如权利要求1所述的一种提高B4-Flash器件耐久性的方法，其特征在于，S8中对所述第一刻蚀阻挡层进行干法刻蚀。
7.如权利要求1所述的一种提高B4-Flash器件耐久性的方法，其特征在于，所述源区通过所述第一互连区域与单元互连线相连。
8.如权利要求1所述的一种提高B4-Flash器件耐久性的方法，其特征在于，制备第二刻蚀阻挡层覆盖暴露在所述漏区一侧的N阱衬底上表面以及堆叠栅极结构靠近源漏区的侧壁上，并覆盖第二绝缘层于所述第二刻蚀阻挡层上；
其中，在所述第二绝缘层和所述第二刻蚀阻挡层中位于所述漏区上方的部分进行刻蚀，使刻蚀停止于所述漏区的表面，形成第二互连区域。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410106616.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
