[发明专利]无核心集成电路封装系统及其制造方法有效

专利信息
申请号: 201410108491.1 申请日: 2014-03-21
公开(公告)号: CN104064542B 公开(公告)日: 2018-04-27
发明(设计)人: B·T·杜;A·S·川斯珀特;金成洙;A·尤索夫;尹仁相 申请(专利权)人: 新科金朋有限公司
主分类号: H01L23/495 分类号: H01L23/495;H01L21/60
代理公司: 北京嘉和天工知识产权代理事务所(普通合伙)11269 代理人: 严慎,支媛
地址: 新加坡*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 核心 集成电路 封装 系统 及其 制造 方法
【权利要求书】:

1.一种用于制造集成电路封装系统的方法,所述方法包括:

形成基础衬底,所述形成基础衬底的步骤包括:

提供牺牲载体,

将金属板安装在所述牺牲载体上,

将顶部迹线施加到所述金属板,

在所述顶部迹线上形成导电柱,

在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件,所述顶部迹线从所述基础包封件的顶面露出,以及

移除所述牺牲载体和所述金属板;

在所述导电柱上形成顶部凹陷,所述顶部凹陷具有围绕所述顶部迹线与所述导电柱接触的部分的周边凹槽;

将集成电路器件安装在所述基础衬底上;以及

以顶部包封件来包封所述集成电路器件和所述基础衬底,所述顶部包封件在所述顶部凹陷中。

2.如权利要求1所述的方法,其中形成所述导电柱的步骤包括在所述导电柱上形成底部凹陷。

3.如权利要求1所述的方法,其中形成所述导电柱的步骤包括形成与所述顶部迹线共面的所述导电柱。

4.如权利要求1所述的方法,还包括在所述集成电路器件和所述基础衬底之间形成重新分布层。

5.如权利要求1所述的方法,其中安装所述集成电路器件的步骤包括在所述集成电路器件和所述基础衬底之间附接芯片互连件。

6.一种用于制造半导体封装的方法,所述方法包括:

形成基础衬底,所述形成基础衬底的步骤包括:

提供牺牲载体,

将金属板安装在所述牺牲载体上,

将顶部迹线施加到所述金属板,

在所述顶部迹线上形成导电柱,

在所述金属板、所述顶部迹线以及所述导电柱上形成基础包封件,所述顶部迹线从所述基础包封件的顶面露出,以及

移除所述牺牲载体和所述金属板;以及

在所述导电柱上形成顶部凹陷,所述顶部凹陷具有围绕所述顶部迹线与所述导电柱接触的部分的周边凹槽;

将集成电路器件安装在所述基础衬底上;

以顶部包封件来包封所述集成电路器件和所述基础衬底,所述顶部包封件在所述顶部凹陷中;

处理所述基础衬底的底面来露出所述导电柱;以及

在所述底面将系统互连件附接到所述导电柱。

7.如权利要求6所述的方法,其中形成所述导电柱的步骤包括在所述导电柱上形成底部凹陷和顶部凹陷。

8.如权利要求6所述的方法,其中安装所述集成电路器件的步骤包括将所述集成电路器件直接安装在所述顶部迹线上。

9.如权利要求6所述的方法,其中形成所述导电柱的步骤包括在所述导电柱上形成周边凹槽,所述周边凹槽在所述基础包封件的顶面之下。

10.如权利要求6所述的方法,其中形成所述基础包封件的步骤包括:

在基础包封件上形成凸缘,所述凸缘横向延伸超过所述顶部包封件;以及

形成遮盖所述顶部包封件的横向侧的塑封重叠部分。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于新科金朋有限公司,未经新科金朋有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410108491.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top