[发明专利]采样和交织级以及模拟到数字转换器有效
申请号: | 201410110841.8 | 申请日: | 2014-03-24 |
公开(公告)号: | CN104079299B | 公开(公告)日: | 2017-06-16 |
发明(设计)人: | L·库尔;T·H·托伊弗 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H03M1/12 | 分类号: | H03M1/12 |
代理公司: | 北京市金杜律师事务所11256 | 代理人: | 酆迅 |
地址: | 美国纽*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 高速 adc 具有 缓冲 电路 采样 器件 | ||
技术领域
本发明涉及用于高速模拟到数字转换器、具体用于在数十GS/s的采样频率操作的模拟到数字转换器的高性能采样和交织级。
背景技术
可以用不同的拓扑结构实施模拟到数字转换器(ADC)。然而技术限制一般要求交织用于(具体而言在超过20GS/s的)采样速率的高速ADC的输入信号。由于对带宽、精确度和速度的高要求,采样级经常在半导体工艺(比如SiGe)或者其它高性能工艺中实施。为了实现全系统集成,ADC优选地必须完全被集成在CMOS芯片上,这意味着交织和采样级也必须在CMOS中实施。
这一种类的ADC通常具有用于接收和分配要被转换的输入信号的采样和交织级。采样和交织级因此对于ADC的性能至关重要并且对于带宽线性度和噪声尤其有响应。
在交织ADC中,一般有ADC子级,在该ADC子级中,输入信号的电压被存储在电容器上。ADC子级然后借助缓冲器被连接到采样和交织级的电容器。缓冲器必须提供高线性度、低功率和很高的速度以便实现高采样带宽。采样和交织级直接接收输入信号并且负责向具有高线性度和高带宽的相应的电容器提供输入信号并且还应当允许在低抖动的良好偏斜校准。
文档US 8,350,743 B2公开如下采样和保持电路、模拟到数字转换器和开关,这些开关使得在采样和保持电路中的差分放大器的输出中的可选择输出能够耦合到模拟到数字转换器的电路节点。可以控制开关,从而可以重置差分放大器的输出而无需在差分放大器的输出之间的附加开关。
文档US 2013/0015990 A1公开一种具有可调谐带宽的跟踪和保持架构。提供如下跟踪和保持电路架构,该跟踪和保持电路架构使用采样开关的栅极电压的变化以变化采样开关的接通(ON)电阻、并且因此改变跟踪和保持电路的带宽以与带宽精确匹配。
文档US 8,248,289 B2公开跟踪和保持电路作为模拟到数字转换器的部分。借助由时钟电路控制的复用器,控制在跟踪和保持电路中的每个跟踪和保持电路与模拟到数字转换器之间的耦合。
文档EP 2 347 509 B1公开一种时间交织模拟到数字转换器,其中跟踪和保持单元被用于向多个模拟到数字转换元件中的每个模拟到数字转换元件供给输入信号。用于向模拟到数字转换元件中的一个或者多个模拟到数字转换元件供给输入信号的跟踪和保持单元具有提高的线性度并且可以完全用CMOS技术来实施。
文档US 2012/0309337 A1公开一种用于接收射频信号的多层交织模拟到数字转换器。
文档US 2010/0253414 A1公开一种用于在高速应用中对电流信号进行采样、尤其用于在模拟到数字转换电路中使用的器件。
文档Van der Plas,G.等人的"A 0.16PJ/CONVERSION-STEP 2.5MW 1.25GS/S 4B ADC IN A 90NM DIGITAL CMOS PROCESS",Solid-State Circuits Conference,2006.ISSCC 2006.Digest of Technical Papers.IEEE International,2006年2月6-9日公开一种在CMOS中的高速ADC,该ADC在它的比较器中使用动态偏移补偿方案。
文档Wei-Hsuan Tu等人的"A 1.2V 30MW 8B 800MS/S TIME-INTERLEAVED ADC IN 65NM CMOS",IEEE Symposium on VLSI Circuits,2008作者:第72–73页与时间交织流水线ADC高速输入有关。它示出子ADC前置放大器共享和参考电压缓冲电流重用以最小化功耗。
另外,文档Alpman,E.,"A 1.1V 50MW 2.5GS/S 7B TIME-INTERLEAVED C-2C SAR ADC IN 45NM LP DIGITAL CMOS",Solid-State Circuits Conference-Digest of Technical Papers,2009.ISSCC 2009,IEEE International,2009年2月8-12日,第76–77、77a页公开一种时间交织、基于逐次逼近寄存器(SAR)的ADC,该ADC通过使用具有低输入电容、高速升压开关的小面积C-2C SAR架构以克服高器件阈值、背景比较器偏移校准和基数校准;以及基于冗余ADC的增益、偏移和定时校准以减少误差来实现高性能。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410110841.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:WLAN天线组合方法和系统
- 下一篇:一种信息处理方法及电子设备