[发明专利]阵列基板及其制备方法、显示面板及其制备方法

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示面板及其制备方法。

背景技术

低温多晶硅（Low Temperature Poly-Silicon,简称LTPS）技术以其高载流子迁移率、高解析化、高集成化，已逐渐成为消费性显示器件开发的主流。高解析化即高分辨率，在同一块基板上，像素尺寸越小、则彩色滤光单元越多，分辨率越高。因此，LTPS的高解析化，使得相应产品的像素尺寸很小，为了满足产品对高分辨率的要求，黑矩阵（Black Matrix，简称BM）的尺寸就会相应变小，对现有彩膜基板的制备工艺要求高，对彩膜基板和阵列基板的对盒工艺的精度要求也很高，很小的偏差就有可能降低像素开口率，从而增加功耗，影响显示品质。

图1为现有技术中LTPS阵列基板的局部示意图，对于阵列基板的形成过程，其屏蔽金属层5（Shield Metal，简称SM）形成在沟道所对应的区域，然后在具有SM层的衬底基板上自下而上依次形成缓冲层、多晶硅1、栅极绝缘层、栅线2、绝缘层、数据线3、有机树脂层、公共电极、绝缘层和像素电极等，SM层遮挡沟道，以避免产生光照漏电流。现有的阵列基板的SM层只起到遮挡沟道的作用，相邻的彩色滤光单元之间的区域由黑矩阵（BM）进行遮挡，图1中6为阵列基板上与彩膜基板的彩色滤光单元相对应的区域，设为第一相对区域，7为阵列基板上与彩膜基板上的黑矩阵对应的区域，设为第二相对区域。为了满足高像素开口率的需要，需要相邻彩色滤光单元之间的黑矩阵宽度尽可能窄，这在彩膜基板的成型工艺中是较难达到的，且尺寸越小，在后期的阵列基板和彩膜基板的对盒成型工艺中工艺要求较高。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是如何提高显示面板中像素开口率并降低工艺难度。

（二）技术方案

为了解决上述技术问题，本发明提供的一种阵列基板，包括第一衬底基板，所述第一衬底基板上设置有薄膜晶体管和数据线，还包括屏蔽金属层，所述屏蔽金属层包括与数据线和所述薄膜晶体管的沟道位置相对应的区域。

进一步地，与所述数据线位置相对应的屏蔽金属层的宽度大于或等于所述数据线的宽度。

进一步地，还包括，设置在所述屏蔽金属层的上方的缓冲层和所述缓冲层的上方的多晶硅层，所述多晶硅层形成有所述沟道。

本发明还提供一种显示面板，其包括相对设置的彩膜基板和上述的阵列基板。

进一步地，所述彩膜基板包括第二衬底基板和形成在所述第二衬底基板上的彩色滤光层，所述阵列基板的第一衬底基板上还设置有栅线，所述彩色滤光层包括黑矩阵和多个彩色滤光单元，所述黑矩阵仅设置在与所述栅线位置相对应的区域。

本发明还提供一种阵列基板的制备方法，采用构图工艺在第一衬底基板上形成屏蔽金属层，并在所述屏蔽金属层的上方形成薄膜晶体管和数据线，所述屏蔽金属层的图形形成在包括与所述薄膜晶体管的沟道和数据线位置相对应的区域。

进一步地，形成所述沟道的图形的具体步骤包括：在形成有屏蔽金属层的第一衬底基板的上方形成多晶硅层，对所述多晶硅层采用构图工艺形成多晶硅层的图形，并在所述多晶硅层的图形上采用掺杂工艺形成所述沟道。

进一步地，所述在形成有屏蔽金属层的第一衬底基板的上方形成多晶硅层，之前还包括：

在所述第一衬底基板上形成缓冲层。

本发明还提供一种显示面板的制备方法，其包括：制作彩膜基板的制备方法、上述的阵列基板的制备方法。

进一步地，所述彩膜基板的制备方法包括：采用构图工艺在第二衬底基板上形成包括彩色滤光单元和黑矩阵的彩色滤光层的图形；

其中，所述黑矩阵仅形成在与所述阵列基板的栅线位置相对应的区域。

（三）有益效果

上述技术方案所提供的一种阵列基板及其制备方法、显示面板及其制备方法，在阵列基板上的与数据线相对应的位置形成有屏蔽金属层，可代替原来彩膜基板上部分的黑矩阵，由于屏蔽金属层形成在衬底基板上，其对位偏差极小，由于在彩色滤光单元之间与数据线位置相对应的方向不存在黑矩阵区域，因此，本发明的对位偏差极小，可降低对盒偏差的精度和工艺难度，同时，屏蔽金属层为金属材料，相对于光刻胶等感光树脂材料制成的黑矩阵来说，其尺寸可以做得尽量小，从而达到稳定可控和提高像素开口率的目的。

附图说明

图1是现有技术阵列基板的局部结构示意图；

图2是本发明阵列基板的局部结构示意图；

图3是图2中A-A向剖面图；