[发明专利]一种数控系统及其输出控制方法

说明书

技术领域

本发明涉及数控系统技术领域，尤其涉及一种数控系统及其输出控制方法。

背景技术

数控系统是用数字信号对电机进行控制的加工系统。现有技术中的基础方案如图1所示，数控系统100包括：ARM处理器101、数字信号处理器（digital signal processing，简称DSP）102及现场可编程门阵列（Field－Programmable Gate Array，简称FPGA）103；其所带负载包括：电机驱动器104及电机105。

假设电机驱动器104和电机105都已确定的情况下，且所开发的零件的加工程序一致，那么加工的效果就直接取决于数控系统100输出的脉冲信号Pulse+/Pulse-的实际效果是否精准实时平滑。

现有技术由DSP102决定参数收发同步。DSP102把每个插补周期的参数运算好，根据其内部定时每隔一个插补周期把这些参数向FPGA103更新一次，同时读取FPGA103处理后的被控端反馈参数。FPGA103根据DSP102发来的信号来实现自身的参数同步。但是DSP102本身实时性不足，时间误差范围大概在1000ns到10us之间；且DSP102和FPGA103是两个独立的运行环境，在参考时间上无法达到严格同步，这可能导致FPGA103对输出信号的误差累积。这两点的不足是由系统硬件决定的，即使DSP102和FPGA103共用相同的时钟也无法解决。所以现有方案无法精确解决FPGA103一个插补周期包含有多少个时钟周期的问题，从而不可能完成对所述负载精准控制的使命。

发明内容

有鉴于此，本发明提供了一种数控系统及其输出控制方法，以解决现有技术中控制不精准的问题。

为了实现上述目的，现提出的方案如下：

一种数控系统输出控制方法，应用于数控系统，所述数控系统包括：ARM处理器、数字信号处理器及现场可编程门阵列；所述数控系统输出控制方法包括：

所述现场可编程门阵列接收所述数字信号处理器输出的一个插补周期内的脉冲个数；

所述现场可编程门阵列将所述脉冲个数作为除数，将此插补周期内的时钟周期数作为被除数，做除法运算；

所述现场可编程门阵列判断所述除法运算的结果是否有余数；

当所述除法运算的结果无余数时，所述现场可编程门阵列在此次插补周期开始时，以所述除法运算得到的商作为此次插补周期内的每个脉冲的周期宽度，进行参数更新并输出；

当所述除法运算的结果有余数时，所述现场可编程门阵列根据预设的分配规则将所述余数分配给某几个脉冲，在此次插补周期开始时，以所述除法运算得到的商加上所述余数分配所得的值作为此次插补周期内的每个脉冲的周期宽度，进行参数更新并输出。

优选的，所述预设的分配规则为：将所述余数从第一个脉冲开始逐一进行分配，直至把所述余数分配完。

优选的，在所述现场可编程门阵列接收所述数字信号处理器输出的一个插补周期内的脉冲个数步骤之前还包括：

所述现场可编程门阵列输出周期同步信号至所述现场可编程门阵列内部各轴及所述数字信号处理器；

所述数字信号处理器根据所述周期同步信号，输出插补参数并读取反馈信号；所述插补参数包括所述一个插补周期内的脉冲个数。

优选的，所述数字信号处理器根据所述周期同步信号，输出插补参数并读取反馈信号的步骤包括：所述数字信号处理器在所述周期同步信号的某一信号沿输出插补参数并读取反馈信号；

所述现场可编程门阵列以所述周期同步信号的另外一个信号沿作为此次插补周期的开始时间。

优选的，所述周期同步信号为占空比50%、周期为1ms的时钟信号。

优选的，在所述现场可编程门阵列输出周期同步信号至所述现场可编程门阵列内部各轴及所述数字信号处理器的步骤之前还包括：

所述现场可编程门阵列由其内部的计数器电路进行定时，生成所述周期同步信号。

一种数控系统，包括：

ARM处理器；

一端与所述ARM处理器相连的数字信号处理器；