[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足器件性能的需求，例如环绕栅结构、鳍式结构等多栅场效应晶体管由于其沟道长度较大能够有效改善晶体管的短沟道效应，从而得到广泛的关注。

晶体管的阈值电压可以通过对沟道区域注入掺杂离子来进行调整，但是随着晶体管尺寸的不断缩小，掺杂离子的浓度越来越难控制，从而对晶体管的阈值电压的控制也更加困难。

一种较为可靠的方法就是通过对沟道区域施加偏压来实现对阈值电压的控制。平面的MOS晶体管可以通过对衬底加偏压来调整MOS晶体管的阈值电压，从而控制MOS晶体管的开启或关闭。然而多栅场效应晶体管很难在沟道区域施加偏压，例如，环绕栅结构的晶体管（请参考图1），栅极结构20完全包围中心的沟道区域10，所以很难对所述沟道区域10施加偏压；对于鳍式场效应晶体管（请参考图2），沟道区域位于鳍部40的表面，距离衬底30的距离较大，从而对衬底30施加偏压对沟道区域的影响较小，无法通过对衬底30施加偏压实现对鳍式场效应晶体管的阈值电压的控制。

如何形成可以对沟道区域施加偏压的多栅场效应晶体管是一个亟待解决的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，所述半导体结构的形成方法可以形成可以采用对沟道区施加偏压的多栅场效应晶体管。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成凸起的栅极；在所述栅极的侧壁表面形成栅介质层；在所述栅介质层表面形成沟道层；在所述基底表面形成介质层；在所述栅极两侧的介质层内形成第一通孔，所述第一通孔与沟道层之间具有部分介质层；在所述第一通孔内形成背栅极。

可选的，所述沟道层的厚度小于10nm。

可选的，所述沟道层的材料包括Si、SiGe、Ge、WSe₂或InGaZnO中的一种或几种。

可选的，所述栅极的形成方法包括：在所述基底表面形成栅极材料层；在所述栅极材料层表面形成图形化掩膜层；以所述图形化掩膜层为掩膜刻蚀所述栅极材料层，形成鳍部，所述鳍部作为栅极。

可选的，所述栅极材料层的材料包括Si、Ge、TaN、TiN、Ti、Ta、Al、W或WN中的一种或几种。

可选的，图形化掩膜层的材料包括氮化硅、氧化硅或碳化硅中的一种或几种。

可选的，所述介质层的材料包括氧化硅、碳氧化硅或氮氧化硅中的一种或几种。

可选的，所述第一通孔与沟道层之间的距离为2nm～10nm。

可选的，所述背栅极的材料包括Si、Ge、TaN、TiN、Ti、Ta、Al、W或WN中的一种或几种。、

可选的，还包括：在位于背栅极两侧的介质层内形成第二通孔，并且所述第二通孔的侧壁暴露出沟道层的部分表面；在所述第二通孔内形成与沟道层连接的源极和漏极。

可选的，所述源极和漏极的材料为掺杂有杂质离子的硅、锗、锗硅或碳化硅。

为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括：基底；位于基底表面的栅极；位于栅极侧壁表面的栅介质层；位于栅介质层表面的沟道层；位于基底表面的介质层；位于栅极两侧的介质层内的背栅极，所述背栅极与沟道层之间具有部分介质层。

可选的，所述沟道层的厚度小于10nm。

可选的，所述沟道层的材料包括Si、SiGe、Ge、WSe₂或InGaZnO中的一种或几种。

可选的，所述栅极的材料包括Si、Ge、TaN、TiN、Ti、Ta、Al、W或WN中的一种或几种。

可选的，所述背栅极的材料包括Si、Ge、TaN、TiN、Ti、Ta、Al、W或WN中的一种或几种。

可选的，所述背栅极与沟道层之间的距离为2nm～10nm。

可选的，所述介质层的材料包括氧化硅、碳氧化硅或氮氧化硅中的一种或几种。

可选的，还包括：位于背栅极两侧的介质层内的源极和漏极，所述源极和漏极与沟道层连接。

可选的，所述源极和漏极的材料为掺杂有杂质离子的硅、锗、锗硅或碳化硅。

与现有技术相比，本发明的技术方案具有以下优点：