[发明专利]电互连结构及其形成方法

说明书

一种电互连结构及其形成方法，其中，电互连结构的形成方法包括：表面具有导电膜的衬底，导电膜材料的晶格呈第一晶粒结构排布，单个完整的第一晶粒结构具有第一晶粒尺寸，导电膜具有第一厚度，第一厚度大于第一晶粒尺寸；采用退火工艺使导电膜材料的晶粒尺寸增大，使导电膜材料的晶格呈第二晶粒结构排布，单个完整的第二晶粒结构具有第二晶粒尺寸，第二晶粒尺寸大于第一晶粒尺寸，第一厚度大于或等于第二晶粒尺寸；刻蚀部分导电膜直至暴露出衬底表面为止，形成导电层；刻蚀部分导电层，在导电层内形成凹槽，位于凹槽侧壁的部分导电层形成导电插塞，位于导电插塞底部和凹槽底部的部分导电层形成电互连线。所形成的电互连结构性能良好。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种电互连结构及其形成方法。

背景技术

在半导体制造领域中，为了实现半导体器件之间的电连接，目前已发展出各种金属互连结构以及形成工艺，例如铜互连结构，以及形成铜互连结构的铜电镀工艺(ECP，electro-coppering plating)。然而，随着超大规模集成电路(ULSI)的发展，半导体器件的特征尺寸(CD)不断缩小，形成金属互连结构的工艺也受到了挑战。

图1是现有的一种铜互连结构的剖面结构示意图，如图1所述的铜互连结构的形成方法包括：提供衬底100，所述衬底100表面具有第一介质层101，所述第一介质层101内具有导电层102，所述第一介质层101暴露出导电层102；在所述第一介质层101和导电层102表面形成第二介质层103；在所述第二介质层103内形成暴露出导电层102的开口，所述开口包括位于导电层102表面的第一子开口、以及位于第一子开口顶部的第二子开口，所述第一子开口和第二子开口贯通，且第二子开口的尺寸大于第一子开口，且所述第二子开口底部能够具有一个或多个第一子开口；所述第二介质层103的表面和开口的侧壁和底部表面形成种子层，所述种子层的材料为导电材料；采用电镀工艺在所述种子层表面形成填充满开口的铜材料层；刻蚀去除部分第二介质层103表面的铜材料层，形成铜互连结构105，此外，也可以采用化学机械抛光工艺去除第二介质层103表面的铜材料层。

然而，现有的铜互连结构的电性能不佳。

发明内容

本发明解决的问题是提供一种电互连结构及其形成方法，所形成的电互连结构性能优良、形貌良好。

为解决上述问题，本发明提供一种电互连结构的形成方法，包括：提供衬底，在衬底表面形成导电膜，所述导电膜材料的晶格呈第一晶粒结构排布，单个完整的第一晶粒结构具有第一晶粒尺寸，所述导电膜具有第一厚度，所述第一厚度大于第一晶粒尺寸；采用退火工艺使所述导电膜材料的晶粒尺寸增大，使导电膜材料的晶格呈第二晶粒结构排布，单个完整的第二晶粒结构具有第二晶粒尺寸，所述第二晶粒尺寸大于第一晶粒尺寸，所述第一厚度大于或等于第二晶粒尺寸；刻蚀部分导电膜直至暴露出衬底表面为止，形成导电层；刻蚀部分导电层，在所述导电层内形成凹槽，所述凹槽的深度小于第一厚度，位于所述凹槽侧壁的部分导电层形成导电插塞，位于所述导电插塞底部和凹槽底部的部分导电层形成电互连线，所述电互连线垂直于衬底表面方向的尺寸小于所述第二晶粒尺寸，所述导电插塞平行于衬底表面方向的尺寸小于所述第二晶粒尺寸；在衬底表面、导电层的侧壁表面和凹槽内形成第二介质层。

可选的，所述导电膜的材料为铜，所述导电膜的第一厚度大于2000埃。

可选的，所述退火工艺的参数包括：温度为200摄氏度～450摄氏度，时间为5分钟～30分钟。

可选的，形成所述导电层的刻蚀工艺包括：在所述导电膜表面形成第一掩膜，所述第一掩膜定义了所需形成的电互连线平行于衬底表面方向的图形；以所述第一掩膜为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述导电膜，直至暴露出衬底表面为止，形成导电层；在形成导电层之后，去除所述第一掩膜。

可选的，所述第一掩膜包括：位于导电膜表面的第一抗反射层、位于第一抗反射层表面的第一掩膜层、以及位于第一掩膜层表面的第一光刻胶层。