[发明专利]保护电路、电子装置及驱动保护电路的方法

说明书

本发明提供了即使在受保护电路的器件的耐受电压低的情况下也能够可靠地保护受保护电路的保护电路以及驱动该保护电路的方法。在所述保护电路中，所述第一钳位部包括第一器件，所述第一钳位用于当所述第一器件起动时保护预定区域的整个受保护电路。所述第二钳位部包括第二器件，所述第二钳位用于当所述第二器件起动时保护所述受保护电路的预定器件。通过连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的所述栅极，并使所述第二器件的所述栅极电压为所示预定点的电位，能够可靠地保护受保护电路。

技术领域

本发明涉及用于保护电路不受由外部静电引起的静电放电影响的保护电路。本发明还涉及包括该保护电路的电子装置以及驱动该保护电路的方法。

背景技术

嵌入在诸如大规模集成电路(Large Scale Integration，LSI)等半导体集成电路中的配线变得越来越精细。半导体集成电路的驱动电压变得越来越低。总之，因此，保护嵌入式电路(embedded circuit)不受浪涌电流(surge current)影响变得越来越重要。浪涌电流出现在半导体集成电路中的电源线中。应当注意的是，在本说明书中，将要保护的嵌入式电路称为“受保护电路”。

静电放电(electro-static discharge，ESD)浪涌是出现在电源线中的已知的代表性浪涌电流。将下列现象称为ESD浪涌。即，电源线外部的端子上的ESD使电源线的电压突然增大。

过去，保护电路(即，所谓的全局钳位(global clamp)和局部钳位(local clamp))是已知的。这类保护电路用于保护受保护电路不受ESD浪涌影响。全局钳位还被称为主钳位。全局钳位提供下列技术。即，在电源线和地电位部之间设置保护电路。因此，预定区域的整个电路得到保护。局部钳位还被称为次钳位。局部钳位提供下列技术。即，局部钳位保护了预定的受保护电路。局部钳位对全局钳位起补充作用。

例如，在包括全局钳位的电路中，当ESD浪涌流入电源线时，使用于构成全局钳位的器件起动。然后，使浪涌电流流入至地电位侧。这里，浪涌电流的流动路径包括电阻。因此，如果电流的量增大，那么在路径的两端之间出现电位差。如果电位差增大，受保护电路的晶体管的栅极电位增大。因此，晶体管被损坏。

为了不如上所述地损坏器件，设置了局部钳位。如果设置了局部钳位，例如，在受保护电路的晶体管的栅极电位增大并到达预定电压或更大电压的情况下，使用于构成局部钳位的器件起动。因此，可减小晶体管的栅极电位。

日本专利申请特开号2008-98587披露了MOS晶体管(场效应晶体管) 起到局部钳位的作用。

顺便一提的是，在局部钳位是MOS晶体管的情况下，需要在受保护电路的MOS晶体管的栅极氧化物膜被损坏之前使MOS晶体管动作，并使浪涌电流流动。即，作为局部钳位的MOS晶体管的开始起动电压应当低于受保护电路的MOS晶体管的栅极氧化物膜的耐受电压。

同时，在半导体集成电路中，随着驱动电压变得更低且器件变得更小，MOS晶体管的栅极氧化物膜变得更薄且耐受电压变得更低。此外，同样在需要使受保护电路更快地操作的情况下，可使用具有更薄的栅极氧化物膜的MOS晶体管。如上所述，MOS晶体管的栅极氧化物膜变得更薄。因此，难以使作为局部钳位的MOS晶体管的起始进行动作电压低于受保护电路的MOS晶体管的栅极氧化物膜的耐受电压。鉴于此，越来越难以实现能够可靠地保护受保护电路的局部钳位。

发明内容

针对上述情况，期望提供一种即使在受保护电路的器件的耐受电压低的情况下也能够可靠地保护受保护电路的保护电路。

根据本发明的实施例，提供了一种保护电路，其包括：