[发明专利]非易失性存储器单元与读取的方法

说明书

技术领域

本发明大致上涉及一种非易失性存储器单元结构,以及一种写入与读取非易失性存储器单元结构的方法。特别是,本发明针对一种反熔丝形式的非易失性存储器单元结构,以及一种读取此等非易失性存储器单元结构的方法。

背景技术

存储器装置通常可以分为易失性存储器装置与和非易失性存储器装置。在非易失性存储器装置中,储存的数据即使当电源关闭时仍然可以存在。这种持续性的特质使得非易失性存储器装置可以使用在,如移动电话、数码相机、视频播放器或个人数字助理(PDA)的应用中储存数据。

在目前的一次性编程存储器(OTP)技术中,可能有多种的瓶颈。例如,需要超高电压装置,例如13.5V或20V来实现的编程(program)或读取(read)。需要多个电压设备,如特高压、中电压或低电压,来实现编程或读取。当写入(programming)电压大于10V时,在N+/P井的接面(junction)有可能发生接面击穿(junction breakdown)。在写入模式下,则需要,如13.5V或以上的超高电压。然而,这样的高电压会急剧地增加选择晶体管的氧化物的击穿(oxide breakdown)风险。

鉴于中电压(MV)设备(3.3V或5V)不适用于传统平台的成本或结构考虑,非易失性存储器单元结构是需要调整其性能要求,以实现更简单的结构和更灵活的操作要求。

发明内容

鉴于此,本发明提出了一种反熔丝形式的非易失性存储器单元结构,以及一种读取此等非易失性存储器单元结构的方法。此等非易失性存储器单元结构具有非常弹性的组件安排,而能符合不同操作条件的需求。除此之外,写入或读取步骤中可以不需要用中电压(3.3V或5V),而能与现行的平台兼容。

本发明在第一方面先提出了一种不具有选择栅极(select gate)的非易失性存储器单元结构。此不具有选择栅极的非易失性存储器单元结构,包含基材、第一掺杂井、第二掺杂井、反熔丝栅极、以及漏极/有源极掺杂区。基材具有第一导电型。第一掺杂井具有第二导电型,而位于基材中。第二掺杂井具有第一导电型,也位于基材中。反熔丝栅极位于第一掺杂井上,并包含栅极导电层与栅极氧化物层。栅极导电层位于第一掺杂井上,而栅极氧化物层位于栅极导电层与第一掺杂井之间,并直接接触第一掺杂井,其厚度够薄而可以熔穿(ruptured)。漏极/有源极掺杂区则远离此反熔丝栅极。从反熔丝栅极至漏极/有源极掺杂区的电流在移动时,会通过此第一掺杂井与此第二掺杂井。

在本发明一实施方式中,第一掺杂井直接接触此第二掺杂井。

在本发明另一实施方式中,第一掺杂井与此第二掺杂井经由一预定长度而彼此隔离,因此电流移动时,更会通过基材。

在本发明另一实施方式中,漏极/有源极掺杂区位于此第二掺杂井中。

在本发明另一实施方式中,反熔丝栅极在写入之前作为电容,而在写入之后作为电阻。

在本发明另一实施方式中,非易失性存储器单元结构,更包含浅沟槽隔离。浅沟槽隔离位于此第一掺杂井中,以及位于反熔丝栅极与第二掺杂井之间,使得移动时电流更绕过此浅沟槽隔离。

在本发明另一实施方式中,非易失性存储器单元结构,更包含选择栅极,其位于第一掺杂井与此第二掺杂井之上,以控制非易失性存储器单元结构的活化。

在本发明另一实施方式中,非易失性存储器单元结构,更包含选择栅极、第二漏极/有源极掺杂区、第三漏极/有源极掺杂区、浅沟槽隔离、与金属走线(metal routing)。选择栅极位于此第二掺杂井之上。第二漏极/有源极掺杂区位于第二掺杂井中并邻近选择栅极。第三漏极/有源极掺杂区位于此第一掺杂井中并邻近此反熔丝栅极,使得浅沟槽隔离位于此第二漏极/有源极掺杂区与此第三漏极/有源极掺杂区之间。金属走线电连接此第二漏极/有源极掺杂区与此第三漏极/有源极掺杂区。

在本发明另一实施方式中,此浅沟槽隔离具有可调整的一沟槽深度。