[发明专利]半导体栅堆叠结构及其形成方法有效
| 申请号： | 201410125729.1 | 申请日： | 2014-03-31 |
| 公开（公告）号： | CN103943476B | 公开（公告）日： | 2017-01-18 |
| 发明（设计）人： | 王敬;刘磊;梁仁荣;许军 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/423;H01L29/49 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙)11201 | 代理人： | 张大威 |
| 地址： | 100084 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 堆叠 结构 及其 形成 方法 | ||
1.一种半导体栅堆叠结构的形成方法，其特征在于，包括以下步骤：
提供顶部具有Ge层的衬底；
在所述Ge层之上形成牺牲金属层，其中，所述Ge与所述牺牲金属层之间的界面为Ge与金属的合金层；
去除所述牺牲金属层以暴露所述合金层；
对所述合金层进行氧化处理，以形成掺有金属氧化物的GeO2的介质层；以及
在所述介质层之上形成栅电极。
2.如权利要求1所述的半导体栅堆叠结构的形成方法，其特征在于，还包括步骤：在所述介质层和所述栅电极之间插入高k材料层。
3.如权利要求1或2所述的半导体栅堆叠结构的形成方法，其特征在于，所述牺牲金属层发生氧化反应的活化能小于Ge发生氧化反应的活化能，且所述金属氧化物的介电常数大于GeO2的介电常数。
4.如权利要求3所述的半导体栅堆叠结构的形成方法，其特征在于，所述牺牲金属层为钇、钪、镧或铝中的一种或多种的组合。
5.如权利要求1或2所述的半导体栅堆叠结构的形成方法，其特征在于，在去除所述牺牲金属层之前，还包括步骤：通过退火处理强化所述合金层。
6.如权利要求1或2所述的半导体栅堆叠结构的形成方法，其特征在于，所述氧化处理为：置于含氧的原子、分子、离子或等离子体的气氛中进行退火氧化。
7.如权利要求6所述的半导体栅堆叠结构的形成方法，其特征在于，所述退火氧化的温度为100-500℃。
8.如权利要求1或2所述的半导体栅堆叠结构的形成方法，其特征在于，所述氧化处理为：置于氧化性溶液中进行湿化学氧化。
9.如权利要求1或2所述的半导体栅堆叠结构的形成方法，其特征在于，利用对所述合金层和所述牺牲金属层具有高腐蚀选择比的溶液去除所述牺牲金属层。
10.如权利要求9所述的半导体栅堆叠结构的形成方法，其特征在于，所述去除牺牲金属层后保留下来的所述合金层的厚度为0.5-10nm。
11.如权利要求1所述的半导体栅堆叠结构的形成方法，其特征在于，所述顶部具有Ge层的衬底包括：纯Ge衬底或表层为Ge薄膜的衬底。
12.一种半导体栅堆叠结构，其特征在于，通过权利要求1-11中任一项所述的半导体栅堆叠结构的形成方法制备。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410125729.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
