[发明专利]一种静态随机存储器及其位线预充电自定时电路

说明书

【技术领域】

本发明涉及静态随机存储器设计领域，特别涉及一种静态随机存储器及其位线预充电自定时电路。 

【背景技术】

根据国际半导体技术蓝图(ITRS)预测，静态随机存储器的面积将越来越大，到2015年，将占到整个片上系统(SOC)面积的94％以上。随着工艺技术的不断演进，半导体器件尺寸的不断缩小，本地和全局的工艺偏差，对集成电路的性能，可靠性造成的影响越来越大。 

请参阅图1所示，图1为典型静态随机存储器数据通路原理图。该典型数据通路包括位线预充电与均衡电路，存储单元，灵敏放大器和写驱动器。 

预充电与均衡电路由PMOS晶体管101，102，103构成。存储单元由一对交叉耦合的反相器105、107以及NMOS传输管104,106构成。灵敏放大器和写驱动器108如图1所示。 

在静态随机存储器的读写操作开始之前，必须对位线111(BL)和位线反112(BLB)进行预充电操作，使其达到位线预充电电平(本原理图中为VDD)。位线预充电操作时，字线110(WL)关闭，存储单元处于保持模式。预充电信号109(PRE_N)有效(低电平有效)，PMOS管101,102其中的一个会对位线111(BL)和位线反112(BLB)中为低电平的一端充电，使其电平拉高到预充电电平。预充电的时间为预充电信号109(PRE_N)的有效时间决定。 

预充电操作完成后，预充电信号109(PRE_N)的无效，根据字线110(WL)译码结果和灵敏放大器使能113(SAE)和写驱动器使能114(WE)的值，对相应的存储单元进行读或写操作，写入数据115(D)被写入相应的存储单元或者存储单元中的值出现在读出数据116(Q)端。 

请参阅图2所示，图2为基于反相器链延时的位线预充电信号产生电路原理图。该电路由反相器链204和两输入与非门205构成。反相器链由奇数个反相器201～203构成。该电路产生的位线预充电信号109(PRE_N)的下降沿由本地时钟206(LCLK)的上升沿和两输入与非门205的高到低传播延时决定，下降沿由反相器链204的由高到低的传播延时和两输入与非门205的由低到高的传播延时决定，脉冲宽度由反向器链204的由高到低的传播延时。通过调整反相器链204中反相器的个数(保证奇数个)，可以得到脉冲宽度不同的位线预充电信号109(PRE_N)。 

如图2所示，传统的基于反相器链延时产生的预充电信号，对于工艺电压温度(PVT)环境比较敏感，因此在设计时需要留出许多裕量，对静态存储器的读写访问时间和最小时钟周期会有负面影响。因此，设计一个对于工艺电压温度不敏感的预充电信号自定时电路是很有意义的。 

【发明内容】

本发明的目的在于提出一种静态随机存储器及其位线预充电自定时电路，该位线预充电自定时电路通过模拟正常位线的预充电过程，为静态随机存储器在不同工艺电压温度下的位线预充电操作提供精确的自定时。 

为了实现上述目的，本发明采用如下技术方案： 

一种静态随机存储器，包括译码器、存储阵列、复制单元、控制电路与预译码器、位线预充电与均衡电路、复制位线预充电电路、状态机电路和灵敏放大器与写驱动器； 

译码器通过多条字线连接存储阵列，译码器还通过多条预译码器输出连接控制电路与预译码器； 

存储阵列通过多条位线连接位线预充电与均衡电路和灵敏放大器与写驱动器； 

复制单元通过复制位线连接复制位线预充电电路和状态机电路； 

控制电路与预译码器通过本地时钟连接状态机电路；控制电路与预译码器还通过灵敏放大器使能和写驱动器使能连接灵敏放大器与写驱动器； 

位线预充电与均衡电路通过复制预充电信号连接状态机电路和复制位线预充电电路，位线预充电与均衡电路还通过位线预充电信号连接状态机电路。 

本发明进一步的改进在于：所述复制单元，模拟正常位线上的负载，为复制位线提供负载。 

本发明进一步的改进在于：所述复制位线预充电电路，模拟正常位线的预充电路，对复制位线进行预充电和复位操作。 

本发明进一步的改进在于：所述状态机电路，控制复制位线预充电操作的开始与结束的状态转换，为正常位线预充电操作产生自定时信号。