[发明专利]用于硅通孔制作的对准结构及硅通孔的制作方法

说明书

本申请提供了一种用于硅通孔制作的对准结构及硅通孔的制作方法。该对准结构包括：衬底；位于衬底上且具有凹槽的层间介质层；沿凹槽的内壁设置的金属层；设置在金属层上的氮化层；以及设置在氮化层上的介电隔离层，其中，介电隔离层的上表面低于层间介质层的上表面。由于介电隔离层的上表面低于层间介质层的上表面，也就是说在对准结构的凹槽中存在凹陷部，因此由于该凹陷部的存在，进而在利用该对准结构进行对准时，利用其表面不平整的特点可以快速定位，而且提高了所形成的硅通孔的对准程度。

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种用于硅通孔制作的对准结构及硅通孔的制作方法。

背景技术

近年来，随着三维叠层技术和MEMS封装技术的发展，硅通孔(TSV，Through-Silicon-Via)互连技术受到了极大的重视。TSV通过在芯片与芯片之间制作垂直导通，实现立体的数据传输，从而缩短了传输距离，节省了芯片的表面积并降低了功耗。利用TSV技术，英特尔、IBM等公司已在叠层芯片技术领域获得了重大突破并实现了商业生产，目前，越来越多的公司已投入到TSV技术的研发中。

基于不同的应用，TSV技术的实现主要可分为两种：先通孔方法和后通孔方法。先通孔方法首先在硅片正面刻蚀形成不贯穿的盲孔，在孔中沉积金属种子层再填满盲孔，最后从背面减薄硅片直至露出金属电极。而后通孔方法先对硅片进行减薄再刻蚀形成通孔，背面沉积较厚金属种子层后再填满通孔，最后再去除种子层。

目前常用的后通孔方法包括如图1所示的制作流程，首先，在完成前道工艺的芯片衬底100’上沉积层间介质层102’，形成具有图2所示剖面结构的器件，其中前道工艺已经完成栅极结构101’的制作；对图2所示的层间介质层102’进行选择性光刻，形成凹槽200’和导电沟槽300’，形成具有图3所示剖面结构的器件；在图3所示的凹槽200’和导电沟槽300’中沉积钨，形成具有图4所示钨结构105’和接触孔106’；在图4所示的凹槽200’的钨结构105’上沉积氮化硅，形成图5所示的氮化硅层107’，其中不仅凹槽200’内的钨结构105’中设置有氮化硅层107’，层间介质层102’上也设置有氮化硅层107’；对图5中的氮化硅层107’、层间介质层102’和衬底100’进行选择性刻蚀，形成图6所示的第一硅孔400’；向图6中的第一硅孔400’中和氮化硅层107’上沉积TEOS(正硅酸乙酯)并对层间介质层102’上的TEOS沉积物和氮化硅层107’进行CMP，得到图7所示的TEOS层108’；在图7所示的第一硅孔400’中的TEOS层108’上沉积铜并对铜进行CMP形成铜导电层109’，得到具有图8所示剖面结构的器件，其中第一硅孔400’中的导电层109’和TEOS层108’形成第一硅通孔。在形成第一硅通孔之后，继续在图8所示的器件结构上沉积金属，形成图9所示的金属互连层110’。

在上述过程完成后，利用形成于图8中对准结构的钨结构105’、氮化硅层107’、TEOS层108’与掩模板的对准开口进行对准，使得掩膜板上的硅通孔掩膜开口与已经形成的第一硅通孔对准，然后随着互连结构制作进行刻蚀形成第二硅孔，在第二硅孔中制作第二硅通孔，重复上述过程形成第二硅通孔、第三硅通孔……、第N硅通孔，其中第一硅通孔、第二硅通孔、第三硅通孔、……和第N硅通孔相连形成完整的硅通孔，但是，现有技术中对准结构在设置金属互连层后其表面平整，利用光学检测结构难以快速、精确地进行定位，因此，影响后续所形成的硅通孔的准确程度。

发明内容

本申请旨在提供一种用于硅通孔制作的对准结构及硅通孔的制作方法，以解决现有技术中的硅通孔制作的对准结构难以快速、精确对准的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种用于硅通孔制作的对准结构，对准结构包括：衬底；层间介质层，位于衬底上且具有凹槽；金属层，沿凹槽的内壁设置；氮化层，设置在金属层上；介电隔离层，设置在氮化层上，介电隔离层的上表面低于层间介质层的上表面。