[发明专利]晶圆的分割方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种晶圆的分割方法。

背景技术

在半导体制作过程中，在晶圆（wafer）上形成集成电路后，需要将晶圆切割成若干分立芯片（chip）或晶粒（die），然后对分立的芯片（chip）或晶粒（die）进行封装，形成芯片封装结构。

刀片切割是传统的晶圆切割工艺，刀片切割时利用切割刀具，沿晶圆上的切割道，从晶圆的背面进行切割，使得晶圆上的一个一个的芯片分立，形成独立的芯片。

随着器件的集成度的不断提高，单个晶圆上形成的芯片数量也越来越多，相邻芯片之间的切割道的区域也越来越窄，特别是随着切割道的宽度减小到80微米以下，采用刀片切割对晶圆进行切割时，切割道附近会承受较大的应力，容易引起崩边和晶圆破裂或破损等问题。

针对此问题，业界提出一种新的切割工艺--激光刻蚀，激光刻蚀是以高功率的激光聚焦于晶圆表面，使晶圆局部温度升高而分解。激光切割的优点是切割速度快，且不易对质地较脆的晶圆造成机械式的破坏。

但是激光切割存在切割成本高，并且切割口容易产生微裂痕等问题。

发明内容

本发明解决的问题是在切割道宽度较小时，减少晶圆切割的成本。

为解决上述问题，本发明提供一种晶圆的分割方法，包括：提供晶圆，所述晶圆包括若干芯片区域和位于相邻芯片之间的切割道区域，所述晶圆上具有介质层；刻蚀切割道区域上的介质层和部分厚度的晶圆，在介质层和晶圆中形成若干沟槽；在所述介质层上形成胶带层，所述胶带层封闭所述沟槽开口；进行膨胀工艺，将所述晶圆沿切割道区域分裂成若干芯片。

可选的，所述切割道区域的宽度为20～30微米。

可选的，所述沟槽的宽度等于或小于切割道区域的宽度。

可选的，所述沟槽的宽度为20～30微米。

可选的，所述沟槽的侧壁垂直于晶圆的表面，所述沟槽位于晶圆中的深度为200～300微米。

可选的，所述沟槽的形成工艺为等离子体刻蚀工艺。

可选的，所述等离子刻蚀工艺刻蚀部分厚度的晶圆采用的气体为SF₆、C₄F₈，SF₆的流量为1300～1700sccm，C₄F₈的流量为500～700sccm，腔室温度5～15摄氏度、腔室压强为30～70mtorr，源功率为2300～2700W，偏置功率为35～35W。

可选的，所述等离子刻蚀工艺刻蚀所述介质层采用的气体CF₄、CHF₃和O₂，CF₄、CHF₃和O₂的流量为500～1500sccm，腔室温度5～15摄氏度、腔室压强为30～70mtorr，源功率为2300～2700W，偏置功率为40～100W。

可选的，在所述介质层上形成胶带层后，还包括，对晶圆的背面进行减薄。

可选的，减薄后的晶圆的背面与沟槽底部之间的厚度为40～60微米。

可选的，所述膨胀工艺的具体过程为：将所述晶圆置于膨胀腔室内，在所述晶圆的背面上施加垂直于晶圆表面的压力，在晶圆的边缘施加向外的拉力，使得沟槽底部的晶圆材料断裂，形成若干分立的芯片。

可选的，所述胶带层的厚度为70～120微米。

可选的，所述胶带层材料为蓝胶带、环氧树脂胶带、聚酰亚胺胶带、聚乙烯胶带、UV胶带、苯并环丁烯胶带或聚苯并恶唑胶带。

可选的，所述芯片区域中形成有若干半导体器件，所述介质层中具有若干互连结构，所述互连结构与半导体器件相连，所述半导体器件和互连结构构成芯片中的集成电路。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的切割方法，提供晶圆，所述晶圆包括若干芯片区域和位于相邻芯片之间的切割道区域，所述晶圆上具有介质层；刻蚀切割道区域上的介质层和部分厚度的晶圆，在介质层和晶圆中形成若干沟槽；在所述介质层上形成胶带层，所述胶带层封闭所述沟槽开口；进行膨胀工艺，将所述晶圆沿切割道区域分裂成若干芯片。通过刻蚀工艺和膨胀工艺的结合，可以在切割道宽度较小的情况下实现晶圆的分割，分割进度较高，并且分割的成本较低，相比较于激光切割工艺节省了大约28%的制作成本。