[发明专利]基于嵌入式GPU的通用雷达成像处理系统有效
申请号: | 201410131860.9 | 申请日: | 2014-04-02 |
公开(公告)号: | CN103869292A | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 梁志恒;尤政;陶青长;毕翱翔 | 申请(专利权)人: | 清华大学 |
主分类号: | G01S7/02 | 分类号: | G01S7/02 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张大威 |
地址: | 100084 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 嵌入式 gpu 通用 雷达 成像 处理 系统 | ||
技术领域
本发明涉及雷达信号处理技术领域,特别涉及一种基于嵌入式GPU的通用雷达成像处理系统。
背景技术
雷达成像技术是雷达发展历程中的里程碑,通过雷达成像技术,雷达不仅能获得目标的位置和运动参数,同时能够获得目标的图像,这在现代军事技术的发展中具有极其重要的意义。鉴于此,雷达成像技术得到了广泛的重视和极大的发展。
目前的雷达成像处理系统的工作流程是:雷达前端接收目标反射回波并传送至信号采集模块,由高速模数转换器ADC将高速模拟信号转换为较低速的并行数字信号,经过必要的预处理之后,由计算单元对并行数据进行一系列运算和处理,输出目标的图像参数并在屏幕上显示。在整个流程中,计算单元的性能对系统能够获取到的的目标场景图像的质量起着很重要的作用。然而,随着对雷达成像的图像精度和实时性要求越来越高,雷达成像系统中计算单元性能的提升也面临着巨大的挑战。雷达成像处理系统中使用的计算单元传统上有FPGA、DSP、CPU等器件,FPGA具有强大的时序控制能力,但在数字信号处理和算法方面则不具备优势;DSP专门用于算法和数字信号处理,但面对着越来越高的计算性能要求也逐渐显得力不从心;CPU作为通用数据处理器,其优点在于处理数值计算,但在雷达成像处理系统中速度无法满足实时处理的要求。
GPU是近年来新兴的一种处理核心技术,具有超多线程和强大的并行计算能力,相当于专用于图像处理的CPU,在浮点运算、并行运算等部分计算方面,GPU可以提供数十倍乃至于上百倍于CPU的性能,GPU在图像处理领域得到了越来越多的关注。目前已经有人使用GPU作为雷达成像处理系统中的计算单元,在实际应用中也显示出了相比FPGA等传统计算单元的巨大优势。但是当前在雷达成像处理系统中对GPU的开发使用方式主要是“服务器+高端显卡”,由服务器机箱为GPU提供运行和开发环境,同时还需要有机箱来放置采集模块、预处理模块等其他板卡和设备,因此,整个系统会存在以下一系列弊端:
1)占用空间大:由于服务器机箱体积和重量大,而雷达成像系统中对体积和重量要求相对比较严格,“服务器机箱+高端显卡”这种开发方式占用宝贵的空间,使用严重受限。
2)可靠性较差:“服务器机箱+高端显卡”的开发方式中,高端显卡放置在服务器机箱的插槽中,抗震性差,而雷达成像系统对可靠性要求很高,“服务器机箱+高端显卡”的开发方式可靠性无法满足雷达成像系统的要求。
3)灵活性差:“服务器机箱+高端显卡”的开发方式中,GPU与外界的数据交换只能通过计算机进行,无法根据实际应用开发可定制的用户接口,与其他设备之间的互联方式受限,使用方式固定而不灵活。
发明内容
本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。为此,本发明的目的在于提出一种基于嵌入式GPU的通用雷达成像处理系统,该系统具有高速度、高效率的优点,能够满足大数据量处理的要求,另外,该系统还具有体积小、成本低、功耗小和复杂度低的优点。
为了实现上述目的,本发明的实施例提出了一种基于嵌入式GPU的通用雷达成像处理系统,包括:雷达前端、信号采集和预处理模块、信号处理模块和接收主机,其中,所述雷达前端用于发射电磁波和接收目标反射回波,并将所述目标反射回波发送至所述信号采集和预处理模块;所述信号采集和预处理模块用于对所述目标反射回波进行采样和预处理,并与所述雷达前端进行指令和参数的交换;所述信号处理模块与所述信号采集和预处理模块相连,用于对所述信号采集和预处理模块传输的数据进行计算和处理,以获得成像结果数据,并将所述成像结果数据通过PCI-E总线发送至所述接收主机;以及所述接收主机接收所述成像结果数据,并对所述成像结果数据进行绘图,并实时显示得到的图像。
另外,根据本发明上述实施例的基于嵌入式GPU的通用雷达成像处理系统还可以具有如下附加的技术特征:
在一些示例中,所述信号采集与预处理模块包括:AD采集子模块、指令通信子模块和FPGA预处理子模块,其中,所述AD采集子模块用于对所述雷达前端发送的目标反射回波模拟信号进行采集,并将所述目标反射回波模拟信号转换为并行数字信号,并将所述并行数字信号发送至所述FPGA预处理子模块;所述指令通信子模块通过高速接插件与所述雷达前端相连,以实现所述雷达前端和所述FPGA预处理子模块之间的指令和参数交换;所述FPGA预处理子模块用于接收所述并行数字信号,并通过所述指令通信子模块与所述雷达前端进行指令参数交换,以及对所述并行数字信号进行预处理,并将处理后的数据按照PCI-E协议组包通过PCI-E总线发送至所述信号处理模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410131860.9/2.html,转载请声明来源钻瓜专利网。