[发明专利]互连结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。

背景技术

随着半导体技术发展，器件的集成度不断增加，半导体器件的工艺节点不断变小，对半导体工艺的要求也越来越高。

半导体器件通常为一多层结构，元器件设置于不同的层间介质层（Interlayer Dielectric，ILD）表面，不同层之间的元器件通过位于层间介质层内的互连结构实现电连接。

参考图1和图2，示出了现有技术一种互连结构的形成方法的示意图，所述互连结构的形成方法包括：

如图1所示，在半导体衬底10上形成介质层11，在介质层11上覆盖掩模层12，以所述掩模层12为掩模刻蚀介质层11，在介质层11内形成用于形成互连结构的沟槽13。

接着参考图2所示，采用电镀工艺（ECP）等方法在所述沟槽13内填充铜等金属材料，以形成互连结构14。

然而，现有技术在沟槽13内形成的金属材料的电阻率较高，影响了互连结构性能。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，从而降低互连结构的电阻率。

为解决上述问题，本发明提供一种互连结构的形成方法，包括：

提供半导体衬底；

在半导体衬底上形成金属层；

在所述金属层上形成第一掩模层，所述第一掩模层内形成有贯穿所述第一掩模层厚度的第一开口；

在所述第一掩模层的第一开口中形成第二掩模层；

在所述第一掩模层上形成第三掩模层，所述第三掩模层完全覆盖所述第二掩膜层；

以所述第三掩模层为掩模，去除第三掩模层露出的第一掩模层和部分厚度的金属层，在所述金属层内形成第二开口；

去除所述第三掩模层；

去除所述第一掩模层；

以所述第二掩模层为掩模刻蚀所述金属层，减薄第二掩模层露出的金属层，使第二开口底部金属层去除，以在所述半导体衬底上形成互连结构。

可选地，刻蚀所述金属层的工艺为干法刻蚀工艺。

可选地，所述干法刻蚀工艺包括：采用含有氯气的气体为干法刻蚀剂。

可选地，所述干法刻蚀工艺还包括辅助气体，所述辅助气体包括氧气、氢气、氮气或氩气中的一种或多种。

可选地，采用氯气进行干法刻蚀的步骤中，功率为100～2000w、偏置电压为0～500w、气压为1～500mtorr，氯气的流量为1～500sccm。

可选地，在所述第一掩模层的第一开口中形成第二掩模层的步骤包括：

在所述第一掩模层的第一开口内填充满所述第二掩模层，且所述第二掩模层覆盖所述第一掩模表面；

在去除所述第三掩模层之后，去除所述第一掩模层之前，所述形成方法还包括：去除所述第一掩模层上的第二掩模层，直至露出所述第一掩模层。

可选地，去除所述第一掩模层上的第二掩模层的工艺为化学机械研磨工艺。

可选地，在半导体衬底上形成金属层的步骤包括：采用电镀工艺形成所述金属层。

可选地，所述第一掩模层的材料为氮化铜。

可选地，去除所述第一掩模层的工艺为湿法刻蚀工艺。

可选地，所述湿法刻蚀工艺采用氯化氢溶液为湿法刻蚀剂。

可选地，在所述第一掩模层和半导体衬底之间还包括阻挡层。

可选地，所述阻挡层的材料为氧化硅。

可选地，所述金属层为铜层。

可选地，所述形成方法还包括：在所述金属层的第二开口内填充层间介质层。

可选地，所述层间介质层的材料为低K介电材料或是超低K介电材料。

与现有技术相比，本发明的技术方案具有以下优点：

本发明先在半导体衬底上形成金属层，之后通过刻蚀金属层形成互连结构，相较于现有的在介质层内形成的沟槽中填充金属材料形成互连结构的方案，金属层的厚度不受介质层厚度的限制，可以半导体衬底上形成厚度较大的金属层，而厚度较大的金属层具有较大尺寸的金属晶粒（grain），较大尺寸的金属晶粒之间的晶粒相交界面（grain boundary）较小，从而可以减少电子散射现象，进而降低互连结构的电阻率。

进一步地，所述第一掩模层采用氮化铜为材料，金属层材料为铜，在后续采用湿法刻蚀工艺去除氮化铜时，氮化铜和铜具有较高的刻蚀选择比，氮化铜的蚀刻速率远远大于铜的刻蚀速率，因而在去除第一掩模层时，可有效减少金属层的损伤，从而提高后续形成的互连结构的性能。