[发明专利]固态储存装置及其错误更正控制方法

说明书

本发明为一种固态储存装置的错误更正控制方法，该固态储存装置包括：一控制单元用以接收一主机的一读取指令；一闪存连接至该控制单元；以及一缓冲单元连接至该控制单元，该方法包括下列步骤：于收到该读取指令时，利用一预设算法来验证由该闪存取得的一读取数据；于该读取数据中没有无法更正的错误时，控制单元输出该读取数据；以及于该读取数据中有无法更正的错误时，根据一重试表来启动一重试流程；其中，该重试表中定义多个算法则的使用次序。

技术领域

本发明是有关于一种固态储存装置与其控制方法，且特别是有关于一种固态储存装置及其错误更正控制方法。

背景技术

众所周知，现今的固态储存装置(Solid State Drive，SSD)一般使用与非门闪存(NAND flash memory)为主要存储元件，而此类的闪存为一种非易失性(non-volatile)的存储器元件。也就是说，当数据写入闪存后，一旦系统电源关闭，数据仍保存在闪存中。

众所周知，闪存包含由多个存储单元所组成的存储单元阵列，其中的每个存储单元(memory cell)皆包括一个浮动栅晶体管(floating gate transistor)。

于程序周期(program cycle)时，利用热载子(hot carrier)，例如电子，注入(inject)浮动栅晶体管中的浮动栅极(floating gate)，用以改变浮动栅晶体管的临限电压(threshold voltage)，进而产生不同的储存状态。而不同的储存状态会有不同的临限电压分布。

请参照图1，其所绘示为闪存中的储存状态与临限电压分布的关系示意图。以单层晶胞(Single-Level Cell，简称SLC)闪存为例，一个晶胞可以有两种储存状态，例如第一储存状态(E)与第二储存状态(A)。

再者，统计第一储存状态(E)的所有晶胞的临限电压可知，第一储存状态(E)的临限电压分布约在V_THE附近，而统计第二储存状态(A)的所有晶胞的临限电压可知，第二储存状态(A)的临限电压分布约在V_THA附近。因此，在读取晶胞的储存状态时，利用一切割电压(slice voltage，Vs)即可判断出大部分晶胞的储存状态。换句话说，于读取周期时，临限电压小于切割电压(Vs)的晶胞即被判定为第一储存状态(E)，而临限电压大于切割电压(Vs)的晶胞即被判定为第二储存状态(A)。

然而，某些第一储存状态(E)的晶胞的临限电压大于切割电压(Vs)，这些晶胞会被误判为第二储存状态(A)。同理，某些第二储存状态(A)的晶胞的临限电压小于切割电压(Vs)，这些晶胞会被误判为第一储存状态(E)。

当然，每个晶胞储存多位的多层晶胞(Multi-Level Cell，简称MLC)闪存也会出现误判的情况。此时，固态储存装置就需要进行错误更正。

请参照图2，其所绘示为已知固态储存装置示意图。固态储存装置10中包括一控制单元101、缓冲单元(buffering unit)107与一闪存105。而在固态储存装置10外部，控制单元101通过一外部总线14与主机(host)12之间进行指令与数据的传递。其中，外部总线14可为USB总线、IEEE1394总线或SATA总线等等。

当主机12将写入数据储存至闪存105时，主机12会发出写入指令与写入数据至固态储存装置10。此时，控制单元101中的错误更正单元103会根据写入数据产生一错误更正码(ECC code)。之后，控制单元101会将写入数据与错误更正码一并写入闪存105。

当主机12需要读取闪存105中的数据时，主机12会发出读取指令至固态储存装置10。此时，控制单元101由闪存105中取得读取数据以及对应的错误更正码并暂存于缓冲单元107中。接着，错误更正单元103会根据错误更正码来验证读取数据。当错误更正单元103确定读取数据的正确性之后，控制单元101输出读取数据至主机12。