[发明专利]用于移相全桥同步整流电路的驱动电路及其控制方法

权利要求书

1.用于移相全桥同步整流电路的驱动电路，其特征在于，该电路包括逻辑控制电路和DSP控制器，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号（PWMA）以及第二驱动信号（PWMB）和用于逻辑控制电路的时钟脉冲信号（CLK），所述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号（SQ）。

2.根据权利要求1所述的用于移相全桥同步整流电路的驱动电路，其特征在于逻辑控制电路包含一个与门（AND1）、两个非门（NOT1和NOT2）、一个或门（OR1）、一个JK触发器（D1)；第一驱动信号（PWMA）和与门（AND1）的第一输入端相连，第一非门（NOT1）的输出端和与门（AND1）的第二输入端相连，第二驱动信号（PWMB）和非门（NOT1）输入端相连，第一驱动信号（PWMA）和或门（OR1）的第一输入端相连，第二驱动信号（PWMB）和或门（OR1）的第二输入端相连，或门（OR1）的输出端和第二非门（NOT2）的输入端相连，与门（AND1）的输出端和触发器（D1）的第一输入端（J）相连，第二非门（NOT2）的输出端与触发器（D1）的第二输入端（K）相连，DSP控制器的时钟脉冲信号输出端与触发器（D1）的时钟输入端相连。

3.根据权利要求1所述的用于移相全桥同步整流电路的驱动电路，其特征在于第一驱动信号（PWMA）和第二驱动信号（PWMB）具有相同的频率?，并且两者之间具有可调的移相角α。

4.根据权利要求1所述的用于移相全桥同步整流电路的驱动电路，其特征在于当第一驱动信号（PWMA）以及第二驱动信号（PWMB）同时为低电平时，驱动信号（SQ）在下一个时钟信号的下降沿变为低电平，否则均为高电平。

5.根据权利要求1所述的用于移相全桥同步整流电路的驱动电路，其特征在于时钟脉冲信号（CLK）的频率为(2N-1)?/(1+2α)倍，N取能整除1000的任意正整数。

6.根据权利要求1所述的用于移相全桥同步整流电路的驱动电路，其特征在于DSP处理器采用德州仪器公司TMS320C2000系列DSP控制器。

7.用于权利要求1~6任一项所述的用于移相全桥同步整流电路的驱动电路的控制方法是：在移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号（PWMA）以及第二驱动信号（PWMB）中，只要有一个信号为高电平，则在下一个时钟脉冲信号的下降沿来临时，逻辑控制电路输出信号（SQ）为高电平；当移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号（PWMA）以及第二驱动信号（PWMB）同时为低电平时，则在下一个时钟脉冲信号的下降沿来临时，逻辑控制电路输出信号（SQ）为低电平。