[发明专利]半导体器件制备方法以及堆栈式芯片的制备方法

权利要求书

1.一种半导体器件制备方法，其特征在于，包括：

提供一基底，所述基底的一侧上具有一器件功能层；

在所述器件功能层中制备一第一开口，所述第一开口贯穿所述器件功能层，所述第一开口的侧壁与所述第一开口的底壁的夹角小于90°；

以所述器件功能层为掩膜，所述第一开口为掩膜图形，对所述基底进行刻蚀，在所述基底上形成一第二开口。

2.如权利要求1所述的半导体器件制备方法，其特征在于，在所述器件功能层中制备一第一开口之前还包括：在所述器件功能层背离所述基底的一侧上形成一第一阻挡层。

3.如权利要求2所述的半导体器件制备方法，其特征在于，所述第一阻挡层的材料为氧化物、氮化物或碳化物。

4.如权利要求2所述的半导体器件制备方法，其特征在于，所述第一阻挡层的厚度为

5.如权利要求1-4中任意一项所述的半导体器件制备方法，其特征在于，在所述器件功能层中制备一第一开口的步骤和在所述基底上形成一第二开口的步骤之间，还包括：在所述器件功能层背离所述基底的一侧上形成一第二阻挡层。

6.如权利要求5所述的半导体器件制备方法，其特征在于，所述第二阻挡层的材料为氧化物、氮化物或碳化物。

7.如权利要求5所述的半导体器件制备方法，其特征在于，所述第二阻挡层的厚度为

8.如权利要求5所述的半导体器件制备方法，其特征在于，所述第二阻挡层在所述第一开口内形成非共形台阶覆盖。

9.一种堆栈式芯片的制备方法，其特征在于，包括：

提供一第一芯片以及一第二芯片，所述第一芯片包括第一衬底以及位于所述第一衬底一侧的第一外延层，所述第一外延层包括一第一互连结构，所述第二芯片包括第二衬底以及位于所述第二衬底一侧的第二外延层；

以第一外延层背离所述第一衬底的一面与第二外延层背离所述第二衬底的一面相贴合的方式将所述第一芯片与第二芯片堆栈设置；

在所述第一衬底中制备一第一开口，所述第一开口贯穿所述第一衬底，所述第一开口的侧壁与所述第一开口的底壁的夹角小于90°；

以所述第一衬底为掩膜，所述第一开口为掩膜图形，对所述第一外延层进行刻蚀，在所述第一外延层上形成一第二开口，所述第二开口暴露所述第一互连结构。

10.如权利要求9所述的堆栈式芯片的制备方法，其特征在于，所述第一互连结构包括一第一顶层金属层以及至少一金属互连层，所述第一顶层金属层与所述至少一金属互连层层叠设置，所述第一顶层金属层位于所述金属互连层背离所述第一衬底的一侧，所述第二开口暴露出所述至少一金属互连层中最靠近所述第一衬底的一个。

11.如权利要求9所述的堆栈式芯片的制备方法，其特征在于，所述第二外延层还包括一第二互连结构，所述堆栈式芯片的制备方法还包括：

在所述第一开口内形成一第三开口，所述第三开口暴露出所述第二互连结构。

12.如权利要求11所述的堆栈式芯片的制备方法，其特征在于，所述第三开口位于所述第二开口内。

13.如权利要求12所述的堆栈式芯片的制备方法，其特征在于，采用一体化刻蚀工艺制备所述第二开口和第三开口。

14.如权利要求11所述的堆栈式芯片的制备方法，其特征在于，所述第一外延层包括互连区以及开口区，所述第一互连结构位于所述互连区内，所述第三开口位于所述开口区内。

15.如权利要求11所述的堆栈式芯片的制备方法，其特征在于，所述第二互连结构包括第二顶层金属层，所述第三开口暴露所述第二顶层金属层。

16.如权利要求9至15中任意一项所述的堆栈式芯片的制备方法，其特征在于，所述堆栈式芯片的制备方法还包括：在所述第一开口和第二开口中填充导电层。

17.如权利要求9所述的堆栈式芯片的制备方法，其特征在于，在所述第一衬底中制备一第一开口之前还包括：在所述第一衬底背离所述第一外延层的一侧形成一第一阻挡层。

18.如权利要求17所述的堆栈式芯片的制备方法，其特征在于，所述第一阻挡层的材料为氧化物、氮化物或碳化物。