[发明专利]半导体器件以及互连基板有效
申请号: | 201410140385.1 | 申请日: | 2014-04-09 |
公开(公告)号: | CN104103627B | 公开(公告)日: | 2018-04-10 |
发明(设计)人: | 仮屋崎修一;及川隆一 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L23/552 |
代理公司: | 中原信达知识产权代理有限责任公司11219 | 代理人: | 李兰,孙志湧 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 以及 互连 | ||
1.一种半导体器件,所述半导体器件包括半导体芯片以及互连基板,所述互连基板具有安装在所述互连基板上的所述半导体芯片,
其中,所述互连基板包括:
第一主表面,所述第一主表面形成有电连接到所述半导体芯片的多个第一电极;
第二主表面,所述第二主表面与所述第一主表面相反;以及
互连区,所述互连区插入所述第一主表面和所述第二主表面之间,
其中,所述第一电极包括顺序布置的多个第一信号电极和第二信号电极,所述第一信号电极和第二信号电极用于接收每个均在预定频率下的信号的供应,并且
其中,所述第一信号电极和所述第二信号电极在其布置中分散设置,并且
其中,所述互连区包括:
芯基板;
多个互连层,所述互连层分别形成在所述芯基板的两个表面上;
用于形成阻抗匹配电容的多个第一通孔,所述第一通孔穿过所述芯基板;
用于形成阻抗匹配电容的多个第一通路,所述第一通路穿过在所述第一主表面一侧上形成到所述芯基板的所述互连层;
多个第一信号互连,所述第一信号互连连接到对应的所述第一信号电极;以及
多个第二信号互连,所述第二信号互连连接到对应的所述第二信号电极,
其中,每个第一通孔在与所述第一信号电极隔开第一互连长度的位置处与所述第一信号互连连接,并且
其中,所述第一通路在与所述第二信号电极隔开第二互连长度的位置处与所述第二信号互连连接,所述第二互连长度与所述第一互连长度相等。
2.根据权利要求1的半导体器件,
其中,所述互连区进一步包括:
用于形成阻抗匹配电容的多个第二通孔,所述第二通孔穿过所述芯基板;以及
用于形成阻抗匹配电容的多个第二通路,所述第二通路穿过在所述第二主表面一侧上形成到所述芯基板的所述互连层,
其中,每个第二通孔在与所述第二信号电极隔开第三互连长度的位置处与所述第二信号互连连接,所述第三互连长度比所述第一互连长度长,以及
其中,每个第二通路在与所述第一信号电极隔开第四互连长度的位置处与所述第一信号互连连接,所述第四互连长度与所述第三互连长度相等。
3.根据权利要求2的半导体器件,其中
所述第一互连长度是与根据所述信号的传输线所需的信号带中的第一频率的电磁波长的1/4对应的长度。
4.根据权利要求3的半导体器件,其中
所述第三互连长度是与根据所述信号的传输线所需的信号带中的第二频率的电磁波长的3/4对应的长度,所述第二频率不同于所述第一频率。
5.根据权利要求2的半导体器件,其中
所述第一互连长度是与根据所述信号的传输线所需的信号带中的第一频率的电磁波长的3/4对应的长度。
6.根据权利要求2的半导体器件,其中
所述第一通孔和所述第一通路在平面图中不重叠。
7.根据权利要求2的半导体器件,其中
所述第一信号互连是由两个并行的互连形成的第一差分互连对,并且所述第二信号互连是由两个并行的互连形成的第二差分互连对。
8.根据权利要求2的半导体器件,其中
所述第一信号电极和所述第二信号电极中的一个是用于将信号输入到所述半导体芯片的接收电极,并且所述第一信号电极和所述第二信号电极中的另一个是用于从所述半导体芯片输出信号的发送电极。
9.根据权利要求2的半导体器件,其中
在截面图中,连接到所述第一通孔的最上焊台的直径和最下焊台的直径不同。
10.根据权利要求2的半导体器件,其中
所述第一通孔在截面图中在垂直方向上与多个焊台连接。
11.根据权利要求2的半导体器件,其中
在截面图中,连接到所述第一通路的最上焊台的直径和最下焊台的直径不同。
12.根据权利要求2的半导体器件,其中
多个焊台在截面图中在垂直方向上连接到所述第一通路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410140385.1/1.html,转载请声明来源钻瓜专利网。