[发明专利]一种半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S101：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区分别形成包括伪栅极和伪栅极硬掩膜的伪栅极结构；

步骤S102：形成覆盖所述半导体衬底以及所述伪栅极硬掩膜的遮蔽材料层，对所述遮蔽材料层进行刻蚀以形成覆盖NMOS区的锗硅遮蔽层以及位于PMOS的伪栅极两侧的锗硅临时侧壁；

步骤S103：在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的沟槽；

步骤S104：在所述沟槽内形成锗硅层；

其中，在所述步骤S102与所述步骤S104之间还包括：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理的步骤，从而使表面富含氮悬垂键。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述进行氮化处理的步骤位于所述步骤S103中，所述沟槽为∑型沟槽，并且所述步骤S103包括：

步骤S1031：通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；

步骤S1032：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理；

步骤S1032：通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成∑型沟槽。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述氮化处理的方法包括：去耦等离子体氮化、N₂处理、NH₃处理。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S101包括：

步骤S1011：提供半导体衬底，在所述半导体衬底上形成多晶硅层和位于其上的硬掩膜材料层；

步骤S1012：对所述硬掩膜材料层进行刻蚀以形成伪栅极硬掩膜，通过所述伪栅极硬掩膜对所述多晶硅层进行刻蚀以形成伪栅极。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：

通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；

通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成∑型沟槽。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述沟槽的方法包括湿法刻蚀，并且所述湿法刻蚀采用的刻蚀液包括无机碱或有机碱。

7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述无机碱包括KOH、NaOH、NH₄OH中的至少一种。

8.如权利要求6所述的半导体器件的制造方法，其特征在于，所述有机碱包括TMAH和EDP中的至少一种。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103与所述步骤S104之间还包括步骤S1034：

对所述沟槽进行预清洗。

10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述预清洗采用的清洗液包括HF。

11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，在形成所述锗硅层的过程中采用的原位锗硅选择气体包括HCl和HBr中的至少一种。

12.如权利要求1至11任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括：

步骤S105：形成主侧壁，形成源极和漏极，形成位于源极和漏极之上的金属硅化物，并进行应力临近技术处理；

步骤S106：形成接触孔刻蚀阻挡层和层间介电层，去除所述伪栅极硬掩膜与所述伪栅极并形成金属栅极，形成接触孔。