[发明专利]一种功率半导体芯片测试用覆铜陶瓷基板

说明书

技术领域

本发明涉及一种用于功率半导体芯片静态及动态电气参数测试的覆铜陶瓷基板。

背景技术

功率半导体芯片，如绝缘栅双极晶体管（IGBT）芯片、场效应晶体管（MOSFET）芯片、快恢复二极管（FRD）芯片等是生产功率半导体模块产品的核心元件，它们的性能优劣直接决定了模块产品的品质。功率半导体芯片在研发阶段需要对其进行各项测试，其中以静态及动态电气参数测试最为关键。由于静态电气参数测试仅测试芯片的稳态电气性能，因此对测试工装的设计及测试线路长度要求并不高，测试人员可以通过普通导线或芯片探针台将被测芯片接入半导体测试设备完成手动或全自动测试；但是对于动态电气参数测试，在测试过程中高电压及大电流往往同时存在，且产生极高的电流变化率，如果引线过长或测试工装设计不当，测试回路上的杂散电感会激发出非常高的尖峰电压，一旦尖峰电压超过被测芯片的耐压能力，将损坏被测芯片。因此，对芯片进行动态参数测试时，要求被测芯片与测试设备间的引线应尽可能短，回路杂散电感应尽可能小。

为了实现芯片的动态参数测试，通常都是将芯片封装成模块产品后，再利用专用工装进行测试，如CN201886038U“一种优化设计的功率模块测试夹具”。但是整个芯片的研发周期非常长，测试工作量巨大，如果采取先封装后测试的方案，势必要花费大量的封装成本及时间成本。

发明内容

本发明的目的是为了克服现有技术需要先将功率半导体芯片封装成模块产品然后再进行测试所带来的封装成本和时间成本高，以及测试回路杂散电感较大的缺点，提出一种功率半导体芯片电气参数测试用覆铜陶瓷基板。使用本发明提出的覆铜陶瓷基板，并与专用测试工装配合测试芯片，可以不必将芯片封装成模块即可实现电气参数测试，特别是动态电气参数测试，这样一方面提高了芯片的测试效率，另一方面也大幅降低了芯片的测试成本。

本发明功率半导体芯片测试用覆铜陶瓷基板由三层结构组成，自上而下依次为上铜层、陶瓷层以及下铜层。上铜层的下方为陶瓷层，陶瓷层的作用是实现上铜层与下铜层的电气绝缘。

陶瓷层的下方为下铜层，下铜层的作用是固定整块覆铜陶瓷基板。

所述的上铜层刻蚀有电路图形，包括六个独立的电路区域：正电极区、公共电极区、负电极区、第一门极区、第二门极区，以及门极桥接区；六个独立的电路区域之间均刻蚀有绝缘沟道。

门极桥接区位于负电极区的内部，与负电极区通过绝缘沟道实现彼此之间的绝缘，并且，门极桥接区位于整块覆铜陶瓷基板的横轴中心线上。

所述的第一门极区呈“凸”字形，“凸”字形凸出的区域用于连接第一待测芯片上表面的门极。第一门极区位于上铜层的最左端，第一门极区的上方和右方均为正电极区，第一门极区的下方为公共电极区。

正电极区焊接有第一待测芯片，公共电极区焊接有第二待测芯片。

所述的正电极区呈“L”形，其表面刻蚀有4个第一焊接区标识孔，这4个标识孔为一组，用于指示第一待测芯片的焊接位置。4个第一焊接区标识孔中，其中两个分别位于正电极区“L”形长边的两个顶点处，其余两个标识孔与所述的“L”形长边两个顶点处的标识孔以基板横轴中心线为基准呈对称分布。也即，第一焊接区标识孔的几何中心位于基板横轴中心线上。正电极区的左侧为第一门极区，其右侧及下方为公共电极区。

所述的公共电极区呈“山”字形，其表面刻蚀有4个第二焊接区标识孔，这4个标识孔为一组，用于指示第二待测芯片的焊接位置。4个第二焊接区标识孔中的两个位于公共电极区“山”字形长竖边上，并且与位于正电极区“L”形长边的两个顶点处的两个第一焊接区标识孔处在一条水平线上，其余两个第二焊接区标识孔与上面所述的两个位于“山”字形公共电极区（0202）的长竖边上的第二焊接区标识孔以整块基板横轴中心线为基准呈对称分布。并且，第二焊接区标识孔的几何中心位于整个覆铜陶瓷基板的几何中心处。公共电极区的左侧为正电极区，右侧为负电极区。

所述的负电极区呈“L”形。由于第二待测芯片焊接到公共电极区后，第二待测芯片上表面的门极距离第二门极区较远，因此负电极区的表面还刻蚀有门极桥接区，用于方便地将第二待测芯片的门极与第二门极区连接起来。门极桥接区位于负电极区的内部，与负电极区通过绝缘沟道实现彼此之间的绝缘，并且，门极桥接区位于基板横轴中心线上。负电极区的左侧及下方均为公共电极区，右侧为第二门极区。

所述的第二门极区呈“凸”字形，“凸”字形凸出的区域用于连接门极桥接区。第二门极区位于覆铜陶瓷基板的最右侧，其上方及左侧均为负电极区，下方为公共电极区。

附图说明