[发明专利]基于双DDS的高逼真度转速信号模拟器

权利要求书

1.基于双DDS的高逼真度转速信号模拟器，其特征是包括用于提供时钟信号的第一DDS，用于生成任意波形的第二DDS，用于波形定义和控制的嵌入式控制器；其中嵌入式控制器的第一信号输出端连接第一DDS，嵌入式控制器的第二信号输出端连接第二DDS，第一DDS信号输出端将时钟脉冲信号分别输出给第二DDS中的相位累加器、任意波形数据RAM存储器、D/A转换器，由D/A转换器输出波形信号，所生成的信号波形和频率根据转速传感器的信号特征任意定义，高逼真地模拟发动机转速传感器的不规则周期信号；所述任意波形是指不局限于正弦、三角波、方波这几个标准波形，波形形状可通过波形数据任意定义。

2.根据权利要求1所述的基于双DDS的高逼真度转速信号模拟器，其特征是所述用于提供时钟信号的第一DDS，所提供的时钟信号为脉冲方波信号，作为第二DDS的时钟源，且该时钟源的频率是目标模拟频率f的N倍，其中N为第二DDS内周期波形数据的点数，一般取100点左右；该信号是基于DDS的思想，得到频率连续可控的脉冲方波信号，该信号的频率是N*f。

3.根据权利要求1所述的基于双DDS的高逼真度转速信号模拟器，其特征是所述的用于生成任意波形的第二DDS，其时钟信号来自第一DDS的脉冲方波信号，具备可保存任意波形的N个数据点数据的RAM存储区和高速D/A转换器，在时钟信号的控制下，周期性地提取波形数据逐点更新D/A，输出任意波形。

4.根据权利要求1所述的基于双DDS的高逼真度转速信号模拟器，其特征是所述的嵌入式控制器是NI CRIO实时嵌入式控制器，由NI CRIO机箱和IO模块构建，NI CRIO实时嵌入式系统为确定性LabVIEW Real-Time应用提供了强大的独立式或网络化执行能力，每个CRIO系统包含一个可重配置现场编程门阵列FPGA，实现自定义定时、触发和数据处理；负责对任意波形频率和波形数据进行具体的定义，并负责对第一DDS输出频率控制以及向第二DDS的RAM加载波形数据，任意波形数据通过数据文件或者逐点定义的方式产生，波形频率能任意定义，波形数据通过通信接口加载到第二DDS，波形频率用于控制第一DDS，使其产生频率为N*f的脉冲方波信号作为第二DDS的时钟源。

5.根据权利要求2所述的基于双DDS的高逼真度转速信号模拟器，其特征是基于DDS思想，设置一个M位的相位累加器，根据第二DDS时钟源需求的频率N*f、第一DDS系统时钟频率fs，得到一个控制字TW，                                                ，相位累加器在fs的控制下利用TW进行累加，累加器溢出时，翻转输出脉冲的电平，从而得到频率为N*f的脉冲方波信号。

6.根据权利要求1或4所述的基于双DDS的高逼真度转速信号模拟器，其特征是所述的第一DDS采用NI CRIO嵌入式控制器，并基于DDS思想进行FPGA编程构建，第二DDS由带RAM存储区的高速DDS集成芯片构建，第一DDS为第二DDS提供时钟脉冲信号，第二DDS在第一DDS时钟控制下周期性将其RAM存储区的任意波形的数据逐点更新到D/A转换器生成任意波形，再由嵌入式控制器定义波形频率和波形数据，将波形数据加载到第二DDS的RAM存储区，并根据波形频率控制第一DDS产生时钟脉冲信号；第一DDS采用DDS的思想进行FPGA编程构建，设置相位累加器大小为M位；在每一个系统时钟周期，相位累加器将设置的控制字和原累加值进行累加，得到新的累加值，新的累加值经过对比查表，得到翻转或不翻转的信号状态并进行输出。

7.根据权利要求6所述的基于双DDS的高逼真度转速信号模拟器，其特征是所述的采用带RAM存储区的高速DDS集成芯片实现第二DDS，高速DDS集成芯片包括RAM存储区、DDS模块和D/A转换模块，并且具有高速D/A更新能力。