[发明专利]基于片上网络互连的多核存储系统仿真器

权利要求书

1.一种基于片上网络互连的多核存储系统仿真器，其特征在于所述仿真器以SystemC的内核作为整个仿真器的驱动内核，包括用于仿真各个处理器核心的一级高速缓存的缓存模块、用于仿真各个处理器核心的二级高速缓存的路由模块、用于提供功能仿真的QEMU模块、驱动模块；若干个路由模块互连仿真处理器核心共享的二级高速缓存形成的片上网络，每个路由模块设置有一组与缓存模块连接的信号线；所述路由模块将缓存模块或者路由模块传递的pkt消息分发到另一缓存模块或者另一路由模块；所述驱动模块向缓存模块发起读或写操作，并传输其它相关信号，在缓存模块中定义与驱动模块连接的信号线以及为其缓存行的存储分配空间；通过QEMU模块启动进程对底层的存储系统发起读/写某地址中的数据操作，存储系统调用各自的构造函数为存储器分配存储空间，QEMU模块的处理器模块与存储系统之间的通信系统包括QEMU消息源、通信信道和互连模块，所述QEMU模块中消息源是产生通信的源头，包括两大类，一类是处理器节点，另一类是外部设备，不同的消息源使用不同的通道发送消息，通信信道通过进程连接QEMU模块和SystemC，所述互连模块用于传递信息。

2.根据权利要求1所述的基于片上网络互连的多核存储系统仿真器，其特征在于所述pkt消息包括data字段、id字段、dest数组字段、addr字段、cur_addr字段、change_data字段、index字段；其中data字段用于存储消息中的数据；id字段用于表示路由模块的编号；dest数组字段用于表示pkt消息需要发送的目的地；addr字段表示缓存行的地址；cur_addr字段表示缓存行的起始地址；change_data字段表示写操作的数据；index字段为标记字段。

3.根据权利要求2所述的基于片上网络互连的多核存储系统仿真器，其特征在于所述pkt消息中index字段为0时，表示没有特殊功能；index字段为1时，从二级缓存或DRAM中取块并返回给发送者；index字段为2时，修改二级缓存及DRAM中相应块的内容，同时发送给除自己之外的一级缓存，表示对某个地址执行了写操作；index字段为3时，从二级缓存发给DRAM要求其刷新相应的缓存块；index字段为4时，修改二级缓存及DRAM中的字，并将该字对应的块传送给发送该消息的源一级缓存；index字段为5时，表示一级缓存未找到某行数据，需要从其它一级缓存中查看是否有该数据。

4.根据权利要求1所述的基于片上网络互连的多核存储系统仿真器，其特征在于每个路由模块中设置有路由表，所述路由表中存储路由模块输出时的路由选择路径。

5.根据权利要求1所述的基于片上网络互连的多核存储系统仿真器，其特征在于每个路由模块维护一个消息队列，每次路由模块采用轮询的方式将输入信号线中的pkt消息存入消息队列中。

6.根据权利要求1所述的基于片上网络互连的多核存储系统仿真器，其特征在于所述缓存模块采用组相联映射策略和写回方法，替换时随机选择某一缓存行，在缓存块中设置若干指向实际存储信息的缓存行的指针，每个缓存行包含Valid字段、data字段、tag字段和dirty字段；其中Valid字段用于表示该缓存行是否有效；data字段指向存储“字块”的单元；tag字段为标记位，当接收到某个地址之后，比较标记位确认是否与此缓存行匹配；dirty字段判断是否为脏数据，该行数据有没有被写过。

7.根据权利要求1所述的基于片上网络互连的多核存储系统仿真器，其特征在所述驱动模块和缓存模块都由时钟发生器控制，驱动模块和缓存模块之间通过5根信号线连接进行信号传输，包括Func信号线、Data_in信号线、Addr信号线、Data_out信号线和Done_sig信号线；其中Func信号线用以通知缓存模块执行操作；Data_in信号线是提供驱动模块向缓存模块中的某个单元传送写入的数据；Addr信号线用于表示驱动模块想要读/写的地址；Data_out信号线用于驱动模块发送读操作，通过Data_out信号线返回所读单元的数据；Done_sig信号线用于结束一次执行过程。